去年在電子創(chuàng)新網(wǎng)舉行的2019FPGA應(yīng)用創(chuàng)新論壇上，低迷的FPGA新玩家引起了極大關(guān)注，那就是EFINIX公司，為什么全球FPGA領(lǐng)頭羊塞林格會投資這家公司？創(chuàng)始人團隊有多少牛？他們擺弄的FPGA新體系結(jié)構(gòu)究竟有什么獨特之處？這篇文章為你詳細介紹。

作者 Wisdom Zhang 聯(lián)系電郵：wisdomz@e

1、多倫多大學計算機應(yīng)用 在1998年代的時候，當時半導體中的FPGA公司還是有不少家的，但Altera借助自己的MAX系列，以及FLEX系列在市場上已經(jīng)表現(xiàn)突出，那個時候的Lattice急需要自己也擁有FPGA的基因，以擺脫自己只有CPLD的困境。Xilinx公司當時已經(jīng)勢頭很猛，基本上說到FPGA，大家都直接理解為Xilinx公司的產(chǎn)品。

Altera在2000年的時候，開始了一種MAX和FLEX體系相結(jié)合的產(chǎn)品，起了一個名字叫APEX，而且他們銳意革新，軟件也開始不再滿足于那種單個用戶的使用。開發(fā)了新的軟件名字就是Quartus，而且里面有個按鈕，可以表現(xiàn)的和以前Max+plus-II一樣的界面來取悅老的用戶。但是這個APEX結(jié)構(gòu)的可編程器件在編譯過程中，不能很好的完成布局布線，盡管表面上看來非常先進的芯片，竟然不能發(fā)揮性能，Altera努力了很長時間也沒有改善。后來，一位FPGA的大牛幫他解決了問題，他就是加拿大多倫多大學的Jonathan Rose，這位老先生一直致力于FPGA結(jié)構(gòu)的設(shè)計和軟件布局布線方面的研究，Altera覺得可以讓Rose教授的團隊來試一試。于是Jonathan開了一家專門設(shè)計FPGA結(jié)構(gòu)的EDA公司，這家公司后來被Altera收購了，此后，Altera公司的FPGA結(jié)構(gòu)設(shè)計以及軟件都如虎添翼，竟然反超Xilinx，成為業(yè)內(nèi)翹楚。有關(guān)Jonathan先生的信息可以參考網(wǎng)頁鏈接 Jonathan有帶了不少學生，這些學生不少都是FPGA行業(yè)中很重要的學說創(chuàng)立和遂行者，網(wǎng)站上也羅列了他的學生以及現(xiàn)在的一些成就。網(wǎng)頁鏈接 在FPGA行業(yè)中最有影響力的學生之一 Vaughn Betz 他在FPGA行業(yè)中最有影響力的學生之一，他的自我介紹中有一段輝煌的經(jīng)歷The VPR toolset and methodology developed by Dr. Betz have become the standard for FPGA architecture research and the comparison point for CAD optimization quality, and have been used by over 180 companies and 1100 universities. Dr. Betz co-founded Right Track CAD to commercialize his research in 1998 and over the next two years helped grow the company to 10 engineers and several million dollars in yearly revenue. In 2000, Right Track CAD was acquired by one of its customers, Altera Corporation (a fortune 500 semiconductor company). Dr. Betz held several leadership positions within Altera over the next 11 years, 還有一位是Altera公司的大學教育計劃的推動者，Steven Brown網(wǎng)頁鏈接還有一位是Tony Ngai，是EFINIX的魏啟杰，EFINIX公司的CTO現(xiàn)在FPGA的結(jié)構(gòu)設(shè)計以及布局布線軟件的研發(fā)前沿也基本上繼續(xù)在多倫多大學不斷提高，成為這個行業(yè)最重要的理論實踐的推動源頭。曾經(jīng)有人統(tǒng)計過，在2008年以前至少有48家公司先后涉及可編程器件行業(yè)，但是大部分都折戟沉沙，杳無蹤影。

圖片來源：網(wǎng)頁鏈接 is not Enough--John Daane，CEO，Altera 大量公司殺入進去最后鎩羽而歸，其背后的含義是說其實只有芯片是不足夠的，你必須還要有很好的邏輯開發(fā)軟件，而且這個開發(fā)軟件則要覆蓋EDA軟件的很多方面，開發(fā)成本和試錯成本都非常高，而且整個行業(yè)競爭迭代很快，不僅僅在工藝上有進步，在結(jié)構(gòu)設(shè)計上，benchmark的選擇上，IP的集成方面，可以說基本上每個環(huán)節(jié)方面都不能犯錯。但開發(fā)一個全新的產(chǎn)品基本上都要3年的開發(fā)周期，加上要不斷維護升級復(fù)雜的開發(fā)工具?？偠灾?，活下來的一定是鳳凰了。

但2008年以后，還是有幾家公司進入這個行業(yè)，比較著名的有Tabula，SiliconBlue，Tabula在燒光了10億美元之巨后消失了，SiliconBlue也被Lattice收購，所以你想進入這個行業(yè)，而且活下來，至少你要敢于挑戰(zhàn)現(xiàn)有的環(huán)境，并且確實有自己的創(chuàng)新之處。同時行業(yè)的很多既有成果和習慣也要考量，盡可能利用已有的資源，而不是重復(fù)造輪子，在這樣的背景下，EFINIX公司來了，它有什么獨特的地方呢？

2、EFINIX公司的獨門絕技 EFINIX公司的CEO張少逸早年從香港去往美國留學，是Altera的高端FPGA的Stratix產(chǎn)品總監(jiān)，期間和魏啟杰先生一起負責過Hardcopy的研發(fā)工程工作。他們后來一起創(chuàng)立了EFINIX公司，同時請來了曾經(jīng)參與Maxplus-II的研發(fā)工作的Jay來助陣。

在2015年就在中國開始他們的芯片制造計劃，與SMIC中芯國際合作，在上海封裝，全部產(chǎn)業(yè)鏈扎根中國。EFINIX香港公司作為運營主體，以馬來西亞檳城作為主要研發(fā)基地，在香港也建立軟件和技術(shù)工程資源。吸引中國資本。有多家著名VC投資。魏啟杰先生作為CTO，早年盡管有非常多的想法，但是這些想法必須經(jīng)過長時間的建模測試和測試芯片的驗證開發(fā)。歷經(jīng)6年，打破行業(yè)固有思維，開創(chuàng)和驗證了全新的一種FPGA的創(chuàng)新架構(gòu)。

FPGA業(yè)內(nèi)的神話 通常在一個發(fā)展相對時間很久的行業(yè)，不太容易有創(chuàng)新的東西，因為有不少專利壁壘，同時人們沒有太多資源去驗證這種創(chuàng)新是否有效，在加上可能很多創(chuàng)新都要擯棄過去一些已經(jīng)取得的成績，EFINIX作為一家新公司，他可能沒有這方面太多的包袱。

他們相信，沒有創(chuàng)新，難以生存

現(xiàn)在的FPGA基本上都是孤島型的結(jié)構(gòu)體系，甚至很多芯片采用LUT6的結(jié)構(gòu)，將4個，9個，或者更多個這樣的巨型查找表集成在一個小區(qū)間內(nèi)，希望這些同樣功能的LUT6放在一起，可以快速解決一些8bit，9bit的寄存器組或者是計數(shù)器，移位計數(shù)器等。因此隨著芯片的規(guī)模不斷上升，邏輯資源組之間的連線資源也快速上升，有時可以想象買來的可編程芯片上可能路由的資源超過了實際有效的邏輯資源。我們用一個城市來做個形象的比喻。

隨著城市的擴大，就必須建立更寬的道路，道路間要建立不少更大的交叉立交，而且這些立交的層次都可能很復(fù)雜，還需要更多的交通燈，以及匝道來匯聚和分開車流。這些實際上和一塊FPGA的結(jié)構(gòu)非常類似，這些你可以自然聯(lián)想到，芯片規(guī)模越大，就只有兩個辦法來完成邏輯之間的互聯(lián)互通。要不就是把走線的資源增加很多層，要不就是把芯片做到更大的面積來增加布線。甚至兩個方面都要加強。

這些做法直接導致了芯片更大的功耗以及更大的晶片面積。通過不斷分析和模擬各種設(shè)計在以前這種結(jié)構(gòu)的FPGA上的適配，發(fā)現(xiàn)有部分區(qū)域邏輯資源消耗多，有些區(qū)域的連線消耗多，這樣即使有其他地方有空余布線資源，但是也不能帶來很好的折中統(tǒng)一。導致芯片在越高的使用率情況下，時序條件越難符合預(yù)期目標。要不就是選擇一個更大容量的芯片來緩解這種情況。

很多設(shè)計者采用比預(yù)計需要資源大30%的FPGA來進行設(shè)計。這都是成本，這都是功耗，這些也都是時延。

為了緩解這種矛盾，Tony想到一個好的辦法，概括起來有以下兩個原則。

首先采用更加小的細粒度結(jié)構(gòu)，去掉太多邏輯組和邏輯組之間接入和扇出的連接開銷，讓邏輯和邏輯之間的連線顯著縮短，即使增加了一些跳線，但是整體時延時和過去的結(jié)構(gòu)相當，未來更好適應(yīng)這種想法，接著又將邏輯資源和布線資源可以進行相互的轉(zhuǎn)化，使得相關(guān)邏輯盡可能聚合在一起，提高時序相應(yīng)，這樣我們可以想象成編譯軟件就如同一家建設(shè)公司，需要路的地方，可以拆遷房屋，把道路擴寬，有些地方，可以將道路修成房子。這樣兩種方式的結(jié)合，最終可以使得 EFINIX的Trion系列FPGA只是需要7層金屬走線層，而傳統(tǒng)FPGA結(jié)構(gòu)需要12-14層以上。同時，由于采用細粒度結(jié)構(gòu)，消除了很多不必要的走線接入和扇出開銷，使得芯片在同等規(guī)模下，比傳統(tǒng)結(jié)構(gòu)有1/3到1/2的面積縮小優(yōu)勢。最終EFINIX的Trion系列FPGA不僅具有很小的功耗，同時兼具更小的封裝。轉(zhuǎn)而也極具成本優(yōu)勢。同時又采用了SMIC公司的40nm低功耗制程。使得T8可以支持8K邏輯容量的FPGA具有30mW，T120可以容納115K邏輯容量的FPGA的典型應(yīng)用功耗只有1.3W。這就是公司在FPGA領(lǐng)域中最大的創(chuàng)新。因為不采用這種創(chuàng)新，難以撼動業(yè)內(nèi)巨頭的行業(yè)地位，也很難脫穎而出獲得競爭優(yōu)勢。為了取得更低的功耗，同時聚焦視頻和相機市場，F(xiàn)PGA中集成了MIPI的硬核接口，DDR3控制器也采用硬核。這種設(shè)計方法進一步縮小芯片尺寸，并且進一步降低功耗。EFINIX不僅在邏輯器件的架構(gòu)設(shè)計方面具有前瞻性，Tony在FPGA的路由算法布局方面可以和自己設(shè)計的結(jié)構(gòu)進行更好的融合，從而完成效能的統(tǒng)一需求。說到可編程器件的CAD工具，大家都知道Foundation，ISE，Quartus-II，EFINIX自主完成了整個EDA軟件設(shè)計工具。Jay在EDA領(lǐng)域多年經(jīng)驗積累，深刻體會到在不斷推出新器件的時候能夠快速迭代以及盡快縮短上市時間對公司本身以及客戶都至關(guān)重要。EFINIX的設(shè)計軟體名字叫Efinity，軟件的Logo非常具有東方文化特色的二龍戲珠，寓意FPGA的公司不僅要有強大的硬體架構(gòu)，同時軟件也是重要的立基之本。Efinity軟體中的P&R算法依據(jù)自己的產(chǎn)品架構(gòu)設(shè)計，與很多軟件不同的是由于結(jié)構(gòu)的特殊性，軟件支持Hybird的P&R的算法。采用這種革新的架構(gòu)以及自己本身具有的邏輯布局和邏輯路由可以互換的特點，EFINIX公司成功地打破了以往FPGA結(jié)構(gòu)設(shè)計的神話，采用比競爭對手近乎一半的面積優(yōu)勢就可以設(shè)計同等容量的FPGA產(chǎn)品。而且這種結(jié)構(gòu)的好處也對新產(chǎn)品的推出可以有效縮短開發(fā)時間。在一年的時間里，用對手不到1/10的人力資源就完成了第一代Trion產(chǎn)品的開發(fā)。

EFINIX給這種創(chuàng)新的結(jié)構(gòu)賦予一個有聯(lián)想的名字－－Quantum，如同量子技術(shù)的神奇寓意。我們對由此帶來的變革有如下總結(jié)：同等工藝條件下，面積縮小2倍或以上功耗減少一半芯片采用了7層金屬工藝可以采用無需任何定制的通用硅制程具有和相同工藝條件下的FPGA同等的邏輯速度性能可以采用Hybird的布局布線

現(xiàn)在的FPGA應(yīng)用端，大家都期望做到大的邏輯容量，但是面積要小，不能犧牲性能，同時功耗要極具競爭。作為初創(chuàng)公司，使用者總是有質(zhì)量方面的擔憂，但是這些產(chǎn)品的可靠性和一致性，最終需要具有完善設(shè)計流程的有經(jīng)驗的團隊來保證。而且軟件的研發(fā)需要足夠的時間測試。EFINIX公司在過去的6年里投入非常多的時間驗證后，才能在短短的一年時間內(nèi)推出完整的Trion系列。平均分布的布線資源往往難以滿足實際設(shè)計的局部布線要求

?閑置資源 (綠色區(qū)域)無法移動，只能被浪費?增加整體布線資源可以緩解局部堵塞，但卻造成其它區(qū)域更大的浪費

3、產(chǎn)品的對比“是騾子是馬，拉出來溜溜”這個產(chǎn)品到底咋么樣，需要對比對比，目前開發(fā)產(chǎn)品，不僅要看當下的產(chǎn)品是否符合市場需求，同時外衍的產(chǎn)品也要具有快速的開發(fā)能力，業(yè)界都有采用平臺式開發(fā)的方法。EFINIX公司利用統(tǒng)一的架構(gòu)，可以快速在軟件層面進行產(chǎn)品的預(yù)研，因為采用了邏輯可以轉(zhuǎn)化路由的特殊結(jié)構(gòu)，可以很好彌補芯片在規(guī)模增大，但是路由資源規(guī)劃不足的不可逆轉(zhuǎn)的開發(fā)困境。在沒有開發(fā)好產(chǎn)品之前，基本就可以預(yù)測產(chǎn)品的性能以及對Benchmark用例的測試。在過去的FPGA公司的產(chǎn)品開發(fā)中，40nm工藝的產(chǎn)品基本上到100K邏輯資源就很難繼續(xù)沿用同樣的工藝。但是由于Trion系列在晶片尺寸具有競爭力的優(yōu)勢下，EFINIX依舊可以在40nm的成熟工藝上，開發(fā)165K，200K的邏輯資源的器件。

現(xiàn)在的開發(fā)手段，必須具有較好的性能預(yù)判能力，優(yōu)秀的設(shè)計團隊總是充分利用公司的CAD進行下一代FPGA的工藝演進和當前競爭對手以及自身的產(chǎn)品進行性能和功耗的預(yù)估。以取得最好的產(chǎn)品投資效益比。我們顯示了開發(fā)中用到的一部分Benchmark設(shè)計，對標競爭對手的產(chǎn)品，有下列性能以及利用率的比較。下圖是對比，可以看到在硅工藝、相同性能、Hybird P&R平臺等優(yōu)勢明顯。

Interface Designer 的接口精靈

作為FPGA領(lǐng)域的后來者，盡管FPGA是可以編程的芯片，但是聚焦市場，具有更高的性價比，才可能在新的設(shè)計中，與競爭對手的同類產(chǎn)品價格上拉開距離。EFINIX的Trion系列FPGA針對目標市場，將常用功能進行硬核化IP設(shè)計的方法，一方面有效降低芯片的尺寸，一方面可以降低功耗。同時采用了相對精簡的功能在IO的支持上，有效降低IO的片上面積，可以在較小的芯片上集成數(shù)量更多的IO。

例如是第一個將MIPI CSI－2控制器硬核化，在40nm的低成本FPGA上可以提供MIPI接口的集成，而且開發(fā)者只需要配置自己需要的協(xié)議參數(shù)，就可以很好的和大部分流行的圖像Sensor進行對接，因為現(xiàn)在AI SoC的發(fā)展非常迅速，AI－SoC的圖像Sensor接口也以MIPI接入為主，多sensor的應(yīng)用盡管在手機上已經(jīng)得到普及，在嵌入式，AI應(yīng)用上也出現(xiàn)更多的Sensor接入，因此Trion系列的FPGA可以支持2個到3個MIPI的接入，同時匯流或者交叉到AI SoC的MIPI接口，可以起到擴展MIPI或者交叉MIPI的能力。

還有一個很好且很通用的例子，不同的芯片規(guī)模集成了不同位寬的DDR3硬核控制器，不僅功耗降低，也支持不同帶寬的FPGA需要。

Trion系列針對FPGA的LVDS應(yīng)用，另辟蹊徑，業(yè)內(nèi)的通用做法是每個IO都盡可能支持LVDS，看起來靈活的配置，但是IO在晶片上所占用的面積過大，導致不能有效增加IO，功耗也是一個挑戰(zhàn)。Trion系列的LVDS開始就進行預(yù)先定義了固定的輸入輸出方向。確保最小的IO面積，可以降低功耗，而在LVDS的支持數(shù)量上也聚焦Sensor的應(yīng)用，以13對LVDS的Rx為基礎(chǔ)考量，確保多數(shù)圖像應(yīng)用不僅可以采用LVDS的接入，也可以采用MIPI的接入，真正做到一個sensor manager的功能設(shè)計。

以上的設(shè)計更新，和實際的HDL設(shè)計只是信號流的對接，并不涉及HDL的設(shè)計方法，同時為了迎合SoC的設(shè)計方法學，將數(shù)字邏輯核心和外設(shè)接口部分進行隔離抽象，分隔開發(fā)，EFINIX的Efinity軟件采用了業(yè)內(nèi)獨特的接口設(shè)計精靈。將所有的硬核化的IP都統(tǒng)一放在Interface Designer的設(shè)計界面，而專注于邏輯設(shè)計的數(shù)字核心屬于核心邏輯設(shè)計，這樣的設(shè)計模塊隔離抽象，可以極大降低平臺開發(fā)工作量，F(xiàn)PGA的產(chǎn)品如果按照FPGA的邏輯容量以及IO接口兩個因素來進行分類，那么，可以認為FPGA的一個系列產(chǎn)品就是不同器件邏輯容量和不同接口種類數(shù)量上兩個組合設(shè)計，而Interface designer的設(shè)計分離，可以讓這兩個因素進行快速組合匹配。因為同樣密度的FPGA產(chǎn)品可能有不同的外設(shè)，使用者可以看到Interface designer中自動顯示可以支援的硬核IP的支持。

這樣做的另外一個好處，當有大型客戶采用SiP或者eFPGA的項目時，可以只是改動Interface designer就可以完成定制eFPGA軟件的開發(fā)?，F(xiàn)在interface designer接口精靈中會根據(jù)不同器件以及同樣器件的不同封裝有下面的支持 EFINIX在2019年的11月推出40nm功耗極具競爭力的產(chǎn)品T120，這款產(chǎn)品顯示了EFINIX作為業(yè)內(nèi)新秀，展示了可以推出大于100KLE的產(chǎn)品，同時可以將利用率提高到接近100%，而且將功耗限制在1.2W到1.5W之間。比相當于同級別工藝的競爭對手功耗低一半，甚至是競爭對手的1/3。封裝更是12x12mm的FBGA，產(chǎn)品在體積受限，功耗受限的應(yīng)用中大受青睞。

4: 中國市場突破 中國無疑已經(jīng)成為世界FPGA開發(fā)者最多，也是FPGA應(yīng)用最大的單一市場，中國的應(yīng)用市場機會已經(jīng)占到FPGA的全球市場的40%以上。如何作為一個后來者要想在中國市場取得一席之地，必須要有適合中國市場和應(yīng)用者的產(chǎn)品和技術(shù)資源。

EFINIX深知時間就是生命，效率就是金錢的中國市場原則，不能快速開發(fā)以及快速支持客戶，將沒有辦法生存。除了具有打破神話的創(chuàng)新，在消費者使用者心中，快速建立產(chǎn)品和企業(yè)形象最適合的原則中國市場，唯快不破 EFINIX在過去的12個月里，依靠35個人的團隊，成功推出8款產(chǎn)品，從4K邏輯密度3x3mm 的產(chǎn)品擴展到120K的FBGA576的16x16mm的大容量產(chǎn)品。而且編譯綜合，布局布線軟件基于自主開發(fā)。真正體現(xiàn)了最快的交付速度。而且在接下來的時間，即將有更大規(guī)模的165K和200K的產(chǎn)品面世。為今天的需要邊緣AI的應(yīng)用提供解決方案。

目標市場

同時，面對快速變化的中國市場，以及多家FPGA公司的充分競爭，目前EFINIX針對特定市場，配合軟件的IP，聚焦應(yīng)用，已經(jīng)在如下的市場中獲得客戶的認可。工業(yè)相機市場特殊相機應(yīng)用HDRVR 眼鏡電容筆工業(yè)PLC工業(yè)伺服控制工業(yè)激光控制顯示拼接控

5、RISCV的應(yīng)

RISCV是最近全球嵌入式應(yīng)用的大熱門話題，因為其具有的開源性以及結(jié)構(gòu)簡單，能效比優(yōu)秀，短短兩年，在中國市場已經(jīng)出現(xiàn)了多家公司推出RISCV體系的MCU，給ARM體系為主的固有MCU市場帶來了新的挑戰(zhàn)。而且RISCV也可以快速搭配多種外設(shè)資源，是AIoT的應(yīng)用中非常好的選擇。很好彌補了碎片化應(yīng)用市場的需求。

由于FPGA極具靈活性的特點，在過去的FPGA領(lǐng)域的行業(yè)先導中都有自己的軟核CPU的工具，例如Altera公司的NiosII，以及Xilinx公司的MicroBlazer，其中設(shè)計界面和理念各有千秋，給后來的FPGA公司帶來極大的挑戰(zhàn)，因為設(shè)計中有需要軟核的設(shè)計非常多。后來者的CPU軟核必須要具有不僅使用容易，快速上手，而且性能可以有效競爭，這樣的的選擇其實并不多。

RISCV的出現(xiàn)極大方便了在FPGA中軟核的需求，這里面臨的一個重要問題，RISCV盡管是一套體系，但是每一個RISCV提供的IP并不是都適合在FPGA中應(yīng)用，例如國內(nèi)的很多IP供應(yīng)商，提供的RISCV在FPGA上可能要消耗30K－75KLEs的不等的資源。如何推出RISCV體系的在FPGA中具有相對合理資源，性能上又比NiosII等傳統(tǒng)軟核CPU強勁，工具鏈更接近ARM體系的開發(fā)方法。而且支持的外設(shè)以及RISCV執(zhí)行的空間既可以在FPGA的塊RAM中運行短小精悍的程序，又能在DDR中運行大型的FreeRTOS，這又涉及到bootloader的有效設(shè)計。EFINIX推出多個RISCV的IP，可以兼顧在不同F(xiàn)PGA規(guī)模中軟核的應(yīng)用，現(xiàn)在已經(jīng)可以在全系列Trion中嵌入RISCV，小到T4，大到T120，也可以支持多個軟核的內(nèi)嵌設(shè)計。在DDR3的16bit，32bit設(shè)計中，都已經(jīng)成功完成了RISCV的接口設(shè)計，不僅可以讓RISCV可以在DDR3中運行，同時部分版本可以支持D-Cache以及I-Cache，使得對于要求性能較高的應(yīng)用場合也能覆蓋需求。而邏輯資源的消耗控制在9KLEs，達到了很好的系統(tǒng)集成。參考文獻：

Vaughn先生的介紹：網(wǎng)頁鏈接 Rose介紹：網(wǎng)頁鏈接 Brown介紹：網(wǎng)頁鏈接

這里還有作者的視頻演講，有興趣的可以看看

網(wǎng)頁鏈接

歡迎更多FPGA公司投稿介紹自己的新技術(shù)！投稿請微信發(fā)給我或者發(fā)到我的郵箱 richard@ee

作者：芯動傳媒
鏈接：
來源：雪球
著作權(quán)歸作者所有。商業(yè)轉(zhuǎn)載請聯(lián)系作者獲得授權(quán)，非商業(yè)轉(zhuǎn)載請注明出處。