去年在電子創(chuàng)新網(wǎng)舉行的2019FPGA應(yīng)用創(chuàng)新論壇上，低迷的FPGA新玩家引起了極大關(guān)注，那就是EFINIX公司，為什么全球FPGA領(lǐng)頭羊塞林格會(huì)投資這家公司？創(chuàng)始人團(tuán)隊(duì)有多少牛？他們擺弄的FPGA新體系結(jié)構(gòu)究竟有什么獨(dú)特之處？這篇文章為你詳細(xì)介紹。

作者 Wisdom Zhang 聯(lián)系電郵：wisdomz@e

1、多倫多大學(xué)計(jì)算機(jī)應(yīng)用 在1998年代的時(shí)候，當(dāng)時(shí)半導(dǎo)體中的FPGA公司還是有不少家的，但Altera借助自己的MAX系列，以及FLEX系列在市場(chǎng)上已經(jīng)表現(xiàn)突出，那個(gè)時(shí)候的Lattice急需要自己也擁有FPGA的基因，以擺脫自己只有CPLD的困境。Xilinx公司當(dāng)時(shí)已經(jīng)勢(shì)頭很猛，基本上說(shuō)到FPGA，大家都直接理解為Xilinx公司的產(chǎn)品。

Altera在2000年的時(shí)候，開(kāi)始了一種MAX和FLEX體系相結(jié)合的產(chǎn)品，起了一個(gè)名字叫APEX，而且他們銳意革新，軟件也開(kāi)始不再滿足于那種單個(gè)用戶的使用。開(kāi)發(fā)了新的軟件名字就是Quartus，而且里面有個(gè)按鈕，可以表現(xiàn)的和以前Max+plus-II一樣的界面來(lái)取悅老的用戶。但是這個(gè)APEX結(jié)構(gòu)的可編程器件在編譯過(guò)程中，不能很好的完成布局布線，盡管表面上看來(lái)非常先進(jìn)的芯片，竟然不能發(fā)揮性能，Altera努力了很長(zhǎng)時(shí)間也沒(méi)有改善。后來(lái)，一位FPGA的大牛幫他解決了問(wèn)題，他就是加拿大多倫多大學(xué)的Jonathan Rose，這位老先生一直致力于FPGA結(jié)構(gòu)的設(shè)計(jì)和軟件布局布線方面的研究，Altera覺(jué)得可以讓Rose教授的團(tuán)隊(duì)來(lái)試一試。于是Jonathan開(kāi)了一家專門設(shè)計(jì)FPGA結(jié)構(gòu)的EDA公司，這家公司后來(lái)被Altera收購(gòu)了，此后，Altera公司的FPGA結(jié)構(gòu)設(shè)計(jì)以及軟件都如虎添翼，竟然反超Xilinx，成為業(yè)內(nèi)翹楚。有關(guān)Jonathan先生的信息可以參考網(wǎng)頁(yè)鏈接 Jonathan有帶了不少學(xué)生，這些學(xué)生不少都是FPGA行業(yè)中很重要的學(xué)說(shuō)創(chuàng)立和遂行者，網(wǎng)站上也羅列了他的學(xué)生以及現(xiàn)在的一些成就。網(wǎng)頁(yè)鏈接 在FPGA行業(yè)中最有影響力的學(xué)生之一 Vaughn Betz 他在FPGA行業(yè)中最有影響力的學(xué)生之一，他的自我介紹中有一段輝煌的經(jīng)歷The VPR toolset and methodology developed by Dr. Betz have become the standard for FPGA architecture research and the comparison point for CAD optimization quality, and have been used by over 180 companies and 1100 universities. Dr. Betz co-founded Right Track CAD to commercialize his research in 1998 and over the next two years helped grow the company to 10 engineers and several million dollars in yearly revenue. In 2000, Right Track CAD was acquired by one of its customers, Altera Corporation (a fortune 500 semiconductor company). Dr. Betz held several leadership positions within Altera over the next 11 years, 還有一位是Altera公司的大學(xué)教育計(jì)劃的推動(dòng)者，Steven Brown網(wǎng)頁(yè)鏈接還有一位是Tony Ngai，是EFINIX的魏?jiǎn)⒔埽珽FINIX公司的CTO現(xiàn)在FPGA的結(jié)構(gòu)設(shè)計(jì)以及布局布線軟件的研發(fā)前沿也基本上繼續(xù)在多倫多大學(xué)不斷提高，成為這個(gè)行業(yè)最重要的理論實(shí)踐的推動(dòng)源頭。曾經(jīng)有人統(tǒng)計(jì)過(guò)，在2008年以前至少有48家公司先后涉及可編程器件行業(yè)，但是大部分都折戟沉沙，杳無(wú)蹤影。

圖片來(lái)源：網(wǎng)頁(yè)鏈接 is not Enough--John Daane，CEO，Altera 大量公司殺入進(jìn)去最后鎩羽而歸，其背后的含義是說(shuō)其實(shí)只有芯片是不足夠的，你必須還要有很好的邏輯開(kāi)發(fā)軟件，而且這個(gè)開(kāi)發(fā)軟件則要覆蓋EDA軟件的很多方面，開(kāi)發(fā)成本和試錯(cuò)成本都非常高，而且整個(gè)行業(yè)競(jìng)爭(zhēng)迭代很快，不僅僅在工藝上有進(jìn)步，在結(jié)構(gòu)設(shè)計(jì)上，benchmark的選擇上，IP的集成方面，可以說(shuō)基本上每個(gè)環(huán)節(jié)方面都不能犯錯(cuò)。但開(kāi)發(fā)一個(gè)全新的產(chǎn)品基本上都要3年的開(kāi)發(fā)周期，加上要不斷維護(hù)升級(jí)復(fù)雜的開(kāi)發(fā)工具?？偠灾?，活下來(lái)的一定是鳳凰了。

但2008年以后，還是有幾家公司進(jìn)入這個(gè)行業(yè)，比較著名的有Tabula，SiliconBlue，Tabula在燒光了10億美元之巨后消失了，SiliconBlue也被Lattice收購(gòu)，所以你想進(jìn)入這個(gè)行業(yè)，而且活下來(lái)，至少你要敢于挑戰(zhàn)現(xiàn)有的環(huán)境，并且確實(shí)有自己的創(chuàng)新之處。同時(shí)行業(yè)的很多既有成果和習(xí)慣也要考量，盡可能利用已有的資源，而不是重復(fù)造輪子，在這樣的背景下，EFINIX公司來(lái)了，它有什么獨(dú)特的地方呢？

2、EFINIX公司的獨(dú)門絕技 EFINIX公司的CEO張少逸早年從香港去往美國(guó)留學(xué)，是Altera的高端FPGA的Stratix產(chǎn)品總監(jiān)，期間和魏?jiǎn)⒔芟壬黄鹭?fù)責(zé)過(guò)Hardcopy的研發(fā)工程工作。他們后來(lái)一起創(chuàng)立了EFINIX公司，同時(shí)請(qǐng)來(lái)了曾經(jīng)參與Maxplus-II的研發(fā)工作的Jay來(lái)助陣。

在2015年就在中國(guó)開(kāi)始他們的芯片制造計(jì)劃，與SMIC中芯國(guó)際合作，在上海封裝，全部產(chǎn)業(yè)鏈扎根中國(guó)。EFINIX香港公司作為運(yùn)營(yíng)主體，以馬來(lái)西亞檳城作為主要研發(fā)基地，在香港也建立軟件和技術(shù)工程資源。吸引中國(guó)資本。有多家著名VC投資。魏?jiǎn)⒔芟壬鳛镃TO，早年盡管有非常多的想法，但是這些想法必須經(jīng)過(guò)長(zhǎng)時(shí)間的建模測(cè)試和測(cè)試芯片的驗(yàn)證開(kāi)發(fā)。歷經(jīng)6年，打破行業(yè)固有思維，開(kāi)創(chuàng)和驗(yàn)證了全新的一種FPGA的創(chuàng)新架構(gòu)。

FPGA業(yè)內(nèi)的神話 通常在一個(gè)發(fā)展相對(duì)時(shí)間很久的行業(yè)，不太容易有創(chuàng)新的東西，因?yàn)橛胁簧賹＠趬?，同時(shí)人們沒(méi)有太多資源去驗(yàn)證這種創(chuàng)新是否有效，在加上可能很多創(chuàng)新都要擯棄過(guò)去一些已經(jīng)取得的成績(jī)，EFINIX作為一家新公司，他可能沒(méi)有這方面太多的包袱。

他們相信，沒(méi)有創(chuàng)新，難以生存

現(xiàn)在的FPGA基本上都是孤島型的結(jié)構(gòu)體系，甚至很多芯片采用LUT6的結(jié)構(gòu)，將4個(gè)，9個(gè)，或者更多個(gè)這樣的巨型查找表集成在一個(gè)小區(qū)間內(nèi)，希望這些同樣功能的LUT6放在一起，可以快速解決一些8bit，9bit的寄存器組或者是計(jì)數(shù)器，移位計(jì)數(shù)器等。因此隨著芯片的規(guī)模不斷上升，邏輯資源組之間的連線資源也快速上升，有時(shí)可以想象買來(lái)的可編程芯片上可能路由的資源超過(guò)了實(shí)際有效的邏輯資源。我們用一個(gè)城市來(lái)做個(gè)形象的比喻。

隨著城市的擴(kuò)大，就必須建立更寬的道路，道路間要建立不少更大的交叉立交，而且這些立交的層次都可能很復(fù)雜，還需要更多的交通燈，以及匝道來(lái)匯聚和分開(kāi)車流。這些實(shí)際上和一塊FPGA的結(jié)構(gòu)非常類似，這些你可以自然聯(lián)想到，芯片規(guī)模越大，就只有兩個(gè)辦法來(lái)完成邏輯之間的互聯(lián)互通。要不就是把走線的資源增加很多層，要不就是把芯片做到更大的面積來(lái)增加布線。甚至兩個(gè)方面都要加強(qiáng)。

這些做法直接導(dǎo)致了芯片更大的功耗以及更大的晶片面積。通過(guò)不斷分析和模擬各種設(shè)計(jì)在以前這種結(jié)構(gòu)的FPGA上的適配，發(fā)現(xiàn)有部分區(qū)域邏輯資源消耗多，有些區(qū)域的連線消耗多，這樣即使有其他地方有空余布線資源，但是也不能帶來(lái)很好的折中統(tǒng)一。導(dǎo)致芯片在越高的使用率情況下，時(shí)序條件越難符合預(yù)期目標(biāo)。要不就是選擇一個(gè)更大容量的芯片來(lái)緩解這種情況。

很多設(shè)計(jì)者采用比預(yù)計(jì)需要資源大30%的FPGA來(lái)進(jìn)行設(shè)計(jì)。這都是成本，這都是功耗，這些也都是時(shí)延。

為了緩解這種矛盾，Tony想到一個(gè)好的辦法，概括起來(lái)有以下兩個(gè)原則。

首先采用更加小的細(xì)粒度結(jié)構(gòu)，去掉太多邏輯組和邏輯組之間接入和扇出的連接開(kāi)銷，讓邏輯和邏輯之間的連線顯著縮短，即使增加了一些跳線，但是整體時(shí)延時(shí)和過(guò)去的結(jié)構(gòu)相當(dāng)，未來(lái)更好適應(yīng)這種想法，接著又將邏輯資源和布線資源可以進(jìn)行相互的轉(zhuǎn)化，使得相關(guān)邏輯盡可能聚合在一起，提高時(shí)序相應(yīng)，這樣我們可以想象成編譯軟件就如同一家建設(shè)公司，需要路的地方，可以拆遷房屋，把道路擴(kuò)寬，有些地方，可以將道路修成房子。這樣兩種方式的結(jié)合，最終可以使得 EFINIX的Trion系列FPGA只是需要7層金屬走線層，而傳統(tǒng)FPGA結(jié)構(gòu)需要12-14層以上。同時(shí)，由于采用細(xì)粒度結(jié)構(gòu)，消除了很多不必要的走線接入和扇出開(kāi)銷，使得芯片在同等規(guī)模下，比傳統(tǒng)結(jié)構(gòu)有1/3到1/2的面積縮小優(yōu)勢(shì)。最終EFINIX的Trion系列FPGA不僅具有很小的功耗，同時(shí)兼具更小的封裝。轉(zhuǎn)而也極具成本優(yōu)勢(shì)。同時(shí)又采用了SMIC公司的40nm低功耗制程。使得T8可以支持8K邏輯容量的FPGA具有30mW，T120可以容納115K邏輯容量的FPGA的典型應(yīng)用功耗只有1.3W。這就是公司在FPGA領(lǐng)域中最大的創(chuàng)新。因?yàn)椴徊捎眠@種創(chuàng)新，難以撼動(dòng)業(yè)內(nèi)巨頭的行業(yè)地位，也很難脫穎而出獲得競(jìng)爭(zhēng)優(yōu)勢(shì)。為了取得更低的功耗，同時(shí)聚焦視頻和相機(jī)市場(chǎng)，F(xiàn)PGA中集成了MIPI的硬核接口，DDR3控制器也采用硬核。這種設(shè)計(jì)方法進(jìn)一步縮小芯片尺寸，并且進(jìn)一步降低功耗。EFINIX不僅在邏輯器件的架構(gòu)設(shè)計(jì)方面具有前瞻性，Tony在FPGA的路由算法布局方面可以和自己設(shè)計(jì)的結(jié)構(gòu)進(jìn)行更好的融合，從而完成效能的統(tǒng)一需求。說(shuō)到可編程器件的CAD工具，大家都知道Foundation，ISE，Quartus-II，EFINIX自主完成了整個(gè)EDA軟件設(shè)計(jì)工具。Jay在EDA領(lǐng)域多年經(jīng)驗(yàn)積累，深刻體會(huì)到在不斷推出新器件的時(shí)候能夠快速迭代以及盡快縮短上市時(shí)間對(duì)公司本身以及客戶都至關(guān)重要。EFINIX的設(shè)計(jì)軟體名字叫Efinity，軟件的Logo非常具有東方文化特色的二龍戲珠，寓意FPGA的公司不僅要有強(qiáng)大的硬體架構(gòu)，同時(shí)軟件也是重要的立基之本。Efinity軟體中的P&R算法依據(jù)自己的產(chǎn)品架構(gòu)設(shè)計(jì)，與很多軟件不同的是由于結(jié)構(gòu)的特殊性，軟件支持Hybird的P&R的算法。采用這種革新的架構(gòu)以及自己本身具有的邏輯布局和邏輯路由可以互換的特點(diǎn)，EFINIX公司成功地打破了以往FPGA結(jié)構(gòu)設(shè)計(jì)的神話，采用比競(jìng)爭(zhēng)對(duì)手近乎一半的面積優(yōu)勢(shì)就可以設(shè)計(jì)同等容量的FPGA產(chǎn)品。而且這種結(jié)構(gòu)的好處也對(duì)新產(chǎn)品的推出可以有效縮短開(kāi)發(fā)時(shí)間。在一年的時(shí)間里，用對(duì)手不到1/10的人力資源就完成了第一代Trion產(chǎn)品的開(kāi)發(fā)。

EFINIX給這種創(chuàng)新的結(jié)構(gòu)賦予一個(gè)有聯(lián)想的名字－－Quantum，如同量子技術(shù)的神奇寓意。我們對(duì)由此帶來(lái)的變革有如下總結(jié)：同等工藝條件下，面積縮小2倍或以上功耗減少一半芯片采用了7層金屬工藝可以采用無(wú)需任何定制的通用硅制程具有和相同工藝條件下的FPGA同等的邏輯速度性能可以采用Hybird的布局布線

現(xiàn)在的FPGA應(yīng)用端，大家都期望做到大的邏輯容量，但是面積要小，不能犧牲性能，同時(shí)功耗要極具競(jìng)爭(zhēng)。作為初創(chuàng)公司，使用者總是有質(zhì)量方面的擔(dān)憂，但是這些產(chǎn)品的可靠性和一致性，最終需要具有完善設(shè)計(jì)流程的有經(jīng)驗(yàn)的團(tuán)隊(duì)來(lái)保證。而且軟件的研發(fā)需要足夠的時(shí)間測(cè)試。EFINIX公司在過(guò)去的6年里投入非常多的時(shí)間驗(yàn)證后，才能在短短的一年時(shí)間內(nèi)推出完整的Trion系列。平均分布的布線資源往往難以滿足實(shí)際設(shè)計(jì)的局部布線要求

?閑置資源 (綠色區(qū)域)無(wú)法移動(dòng)，只能被浪費(fèi)?增加整體布線資源可以緩解局部堵塞，但卻造成其它區(qū)域更大的浪費(fèi)

3、產(chǎn)品的對(duì)比“是騾子是馬，拉出來(lái)溜溜”這個(gè)產(chǎn)品到底咋么樣，需要對(duì)比對(duì)比，目前開(kāi)發(fā)產(chǎn)品，不僅要看當(dāng)下的產(chǎn)品是否符合市場(chǎng)需求，同時(shí)外衍的產(chǎn)品也要具有快速的開(kāi)發(fā)能力，業(yè)界都有采用平臺(tái)式開(kāi)發(fā)的方法。EFINIX公司利用統(tǒng)一的架構(gòu)，可以快速在軟件層面進(jìn)行產(chǎn)品的預(yù)研，因?yàn)椴捎昧诉壿嬁梢赞D(zhuǎn)化路由的特殊結(jié)構(gòu)，可以很好彌補(bǔ)芯片在規(guī)模增大，但是路由資源規(guī)劃不足的不可逆轉(zhuǎn)的開(kāi)發(fā)困境。在沒(méi)有開(kāi)發(fā)好產(chǎn)品之前，基本就可以預(yù)測(cè)產(chǎn)品的性能以及對(duì)Benchmark用例的測(cè)試。在過(guò)去的FPGA公司的產(chǎn)品開(kāi)發(fā)中，40nm工藝的產(chǎn)品基本上到100K邏輯資源就很難繼續(xù)沿用同樣的工藝。但是由于Trion系列在晶片尺寸具有競(jìng)爭(zhēng)力的優(yōu)勢(shì)下，EFINIX依舊可以在40nm的成熟工藝上，開(kāi)發(fā)165K，200K的邏輯資源的器件。

現(xiàn)在的開(kāi)發(fā)手段，必須具有較好的性能預(yù)判能力，優(yōu)秀的設(shè)計(jì)團(tuán)隊(duì)總是充分利用公司的CAD進(jìn)行下一代FPGA的工藝演進(jìn)和當(dāng)前競(jìng)爭(zhēng)對(duì)手以及自身的產(chǎn)品進(jìn)行性能和功耗的預(yù)估。以取得最好的產(chǎn)品投資效益比。我們顯示了開(kāi)發(fā)中用到的一部分Benchmark設(shè)計(jì)，對(duì)標(biāo)競(jìng)爭(zhēng)對(duì)手的產(chǎn)品，有下列性能以及利用率的比較。下圖是對(duì)比，可以看到在硅工藝、相同性能、Hybird P&R平臺(tái)等優(yōu)勢(shì)明顯。

Interface Designer 的接口精靈

作為FPGA領(lǐng)域的后來(lái)者，盡管FPGA是可以編程的芯片，但是聚焦市場(chǎng)，具有更高的性價(jià)比，才可能在新的設(shè)計(jì)中，與競(jìng)爭(zhēng)對(duì)手的同類產(chǎn)品價(jià)格上拉開(kāi)距離。EFINIX的Trion系列FPGA針對(duì)目標(biāo)市場(chǎng)，將常用功能進(jìn)行硬核化IP設(shè)計(jì)的方法，一方面有效降低芯片的尺寸，一方面可以降低功耗。同時(shí)采用了相對(duì)精簡(jiǎn)的功能在IO的支持上，有效降低IO的片上面積，可以在較小的芯片上集成數(shù)量更多的IO。

例如是第一個(gè)將MIPI CSI－2控制器硬核化，在40nm的低成本FPGA上可以提供MIPI接口的集成，而且開(kāi)發(fā)者只需要配置自己需要的協(xié)議參數(shù)，就可以很好的和大部分流行的圖像Sensor進(jìn)行對(duì)接，因?yàn)楝F(xiàn)在AI SoC的發(fā)展非常迅速，AI－SoC的圖像Sensor接口也以MIPI接入為主，多sensor的應(yīng)用盡管在手機(jī)上已經(jīng)得到普及，在嵌入式，AI應(yīng)用上也出現(xiàn)更多的Sensor接入，因此Trion系列的FPGA可以支持2個(gè)到3個(gè)MIPI的接入，同時(shí)匯流或者交叉到AI SoC的MIPI接口，可以起到擴(kuò)展MIPI或者交叉MIPI的能力。

還有一個(gè)很好且很通用的例子，不同的芯片規(guī)模集成了不同位寬的DDR3硬核控制器，不僅功耗降低，也支持不同帶寬的FPGA需要。

Trion系列針對(duì)FPGA的LVDS應(yīng)用，另辟蹊徑，業(yè)內(nèi)的通用做法是每個(gè)IO都盡可能支持LVDS，看起來(lái)靈活的配置，但是IO在晶片上所占用的面積過(guò)大，導(dǎo)致不能有效增加IO，功耗也是一個(gè)挑戰(zhàn)。Trion系列的LVDS開(kāi)始就進(jìn)行預(yù)先定義了固定的輸入輸出方向。確保最小的IO面積，可以降低功耗，而在LVDS的支持?jǐn)?shù)量上也聚焦Sensor的應(yīng)用，以13對(duì)LVDS的Rx為基礎(chǔ)考量，確保多數(shù)圖像應(yīng)用不僅可以采用LVDS的接入，也可以采用MIPI的接入，真正做到一個(gè)sensor manager的功能設(shè)計(jì)。

以上的設(shè)計(jì)更新，和實(shí)際的HDL設(shè)計(jì)只是信號(hào)流的對(duì)接，并不涉及HDL的設(shè)計(jì)方法，同時(shí)為了迎合SoC的設(shè)計(jì)方法學(xué)，將數(shù)字邏輯核心和外設(shè)接口部分進(jìn)行隔離抽象，分隔開(kāi)發(fā)，EFINIX的Efinity軟件采用了業(yè)內(nèi)獨(dú)特的接口設(shè)計(jì)精靈。將所有的硬核化的IP都統(tǒng)一放在Interface Designer的設(shè)計(jì)界面，而專注于邏輯設(shè)計(jì)的數(shù)字核心屬于核心邏輯設(shè)計(jì)，這樣的設(shè)計(jì)模塊隔離抽象，可以極大降低平臺(tái)開(kāi)發(fā)工作量，F(xiàn)PGA的產(chǎn)品如果按照FPGA的邏輯容量以及IO接口兩個(gè)因素來(lái)進(jìn)行分類，那么，可以認(rèn)為FPGA的一個(gè)系列產(chǎn)品就是不同器件邏輯容量和不同接口種類數(shù)量上兩個(gè)組合設(shè)計(jì)，而Interface designer的設(shè)計(jì)分離，可以讓這兩個(gè)因素進(jìn)行快速組合匹配。因?yàn)橥瑯用芏鹊腇PGA產(chǎn)品可能有不同的外設(shè)，使用者可以看到Interface designer中自動(dòng)顯示可以支援的硬核IP的支持。

這樣做的另外一個(gè)好處，當(dāng)有大型客戶采用SiP或者eFPGA的項(xiàng)目時(shí)，可以只是改動(dòng)Interface designer就可以完成定制eFPGA軟件的開(kāi)發(fā)?，F(xiàn)在interface designer接口精靈中會(huì)根據(jù)不同器件以及同樣器件的不同封裝有下面的支持 EFINIX在2019年的11月推出40nm功耗極具競(jìng)爭(zhēng)力的產(chǎn)品T120，這款產(chǎn)品顯示了EFINIX作為業(yè)內(nèi)新秀，展示了可以推出大于100KLE的產(chǎn)品，同時(shí)可以將利用率提高到接近100%，而且將功耗限制在1.2W到1.5W之間。比相當(dāng)于同級(jí)別工藝的競(jìng)爭(zhēng)對(duì)手功耗低一半，甚至是競(jìng)爭(zhēng)對(duì)手的1/3。封裝更是12x12mm的FBGA，產(chǎn)品在體積受限，功耗受限的應(yīng)用中大受青睞。

4: 中國(guó)市場(chǎng)突破 中國(guó)無(wú)疑已經(jīng)成為世界FPGA開(kāi)發(fā)者最多，也是FPGA應(yīng)用最大的單一市場(chǎng)，中國(guó)的應(yīng)用市場(chǎng)機(jī)會(huì)已經(jīng)占到FPGA的全球市場(chǎng)的40%以上。如何作為一個(gè)后來(lái)者要想在中國(guó)市場(chǎng)取得一席之地，必須要有適合中國(guó)市場(chǎng)和應(yīng)用者的產(chǎn)品和技術(shù)資源。

EFINIX深知時(shí)間就是生命，效率就是金錢的中國(guó)市場(chǎng)原則，不能快速開(kāi)發(fā)以及快速支持客戶，將沒(méi)有辦法生存。除了具有打破神話的創(chuàng)新，在消費(fèi)者使用者心中，快速建立產(chǎn)品和企業(yè)形象最適合的原則中國(guó)市場(chǎng)，唯快不破 EFINIX在過(guò)去的12個(gè)月里，依靠35個(gè)人的團(tuán)隊(duì)，成功推出8款產(chǎn)品，從4K邏輯密度3x3mm 的產(chǎn)品擴(kuò)展到120K的FBGA576的16x16mm的大容量產(chǎn)品。而且編譯綜合，布局布線軟件基于自主開(kāi)發(fā)。真正體現(xiàn)了最快的交付速度。而且在接下來(lái)的時(shí)間，即將有更大規(guī)模的165K和200K的產(chǎn)品面世。為今天的需要邊緣AI的應(yīng)用提供解決方案。

目標(biāo)市場(chǎng)

同時(shí)，面對(duì)快速變化的中國(guó)市場(chǎng)，以及多家FPGA公司的充分競(jìng)爭(zhēng)，目前EFINIX針對(duì)特定市場(chǎng)，配合軟件的IP，聚焦應(yīng)用，已經(jīng)在如下的市場(chǎng)中獲得客戶的認(rèn)可。工業(yè)相機(jī)市場(chǎng)特殊相機(jī)應(yīng)用HDRVR 眼鏡電容筆工業(yè)PLC工業(yè)伺服控制工業(yè)激光控制顯示拼接控

5、RISCV的應(yīng)

RISCV是最近全球嵌入式應(yīng)用的大熱門話題，因?yàn)槠渚哂械拈_(kāi)源性以及結(jié)構(gòu)簡(jiǎn)單，能效比優(yōu)秀，短短兩年，在中國(guó)市場(chǎng)已經(jīng)出現(xiàn)了多家公司推出RISCV體系的MCU，給ARM體系為主的固有MCU市場(chǎng)帶來(lái)了新的挑戰(zhàn)。而且RISCV也可以快速搭配多種外設(shè)資源，是AIoT的應(yīng)用中非常好的選擇。很好彌補(bǔ)了碎片化應(yīng)用市場(chǎng)的需求。

由于FPGA極具靈活性的特點(diǎn)，在過(guò)去的FPGA領(lǐng)域的行業(yè)先導(dǎo)中都有自己的軟核CPU的工具，例如Altera公司的NiosII，以及Xilinx公司的MicroBlazer，其中設(shè)計(jì)界面和理念各有千秋，給后來(lái)的FPGA公司帶來(lái)極大的挑戰(zhàn)，因?yàn)樵O(shè)計(jì)中有需要軟核的設(shè)計(jì)非常多。后來(lái)者的CPU軟核必須要具有不僅使用容易，快速上手，而且性能可以有效競(jìng)爭(zhēng)，這樣的的選擇其實(shí)并不多。

RISCV的出現(xiàn)極大方便了在FPGA中軟核的需求，這里面臨的一個(gè)重要問(wèn)題，RISCV盡管是一套體系，但是每一個(gè)RISCV提供的IP并不是都適合在FPGA中應(yīng)用，例如國(guó)內(nèi)的很多IP供應(yīng)商，提供的RISCV在FPGA上可能要消耗30K－75KLEs的不等的資源。如何推出RISCV體系的在FPGA中具有相對(duì)合理資源，性能上又比NiosII等傳統(tǒng)軟核CPU強(qiáng)勁，工具鏈更接近ARM體系的開(kāi)發(fā)方法。而且支持的外設(shè)以及RISCV執(zhí)行的空間既可以在FPGA的塊RAM中運(yùn)行短小精悍的程序，又能在DDR中運(yùn)行大型的FreeRTOS，這又涉及到bootloader的有效設(shè)計(jì)。EFINIX推出多個(gè)RISCV的IP，可以兼顧在不同F(xiàn)PGA規(guī)模中軟核的應(yīng)用，現(xiàn)在已經(jīng)可以在全系列Trion中嵌入RISCV，小到T4，大到T120，也可以支持多個(gè)軟核的內(nèi)嵌設(shè)計(jì)。在DDR3的16bit，32bit設(shè)計(jì)中，都已經(jīng)成功完成了RISCV的接口設(shè)計(jì)，不僅可以讓RISCV可以在DDR3中運(yùn)行，同時(shí)部分版本可以支持D-Cache以及I-Cache，使得對(duì)于要求性能較高的應(yīng)用場(chǎng)合也能覆蓋需求。而邏輯資源的消耗控制在9KLEs，達(dá)到了很好的系統(tǒng)集成。參考文獻(xiàn)：

Vaughn先生的介紹：網(wǎng)頁(yè)鏈接 Rose介紹：網(wǎng)頁(yè)鏈接 Brown介紹：網(wǎng)頁(yè)鏈接

這里還有作者的視頻演講，有興趣的可以看看

網(wǎng)頁(yè)鏈接

歡迎更多FPGA公司投稿介紹自己的新技術(shù)！投稿請(qǐng)微信發(fā)給我或者發(fā)到我的郵箱 richard@ee

作者：芯動(dòng)傳媒
鏈接：
來(lái)源：雪球
著作權(quán)歸作者所有。商業(yè)轉(zhuǎn)載請(qǐng)聯(lián)系作者獲得授權(quán)，非商業(yè)轉(zhuǎn)載請(qǐng)注明出處。