DDR5內(nèi)存成為主流后不久，三星正在主導(dǎo)新一代DDR6內(nèi)存的早期開發(fā)，預(yù)計到2024年完成設(shè)計。

在最近舉行的研討會上，三星測試和系統(tǒng)包裝(TSP)副總裁表示，隨著未來內(nèi)存本身性能的擴大，包裝技術(shù)也需要繼續(xù)發(fā)展。三星已經(jīng)處于新一代DDR6內(nèi)存的早期開發(fā)階段，并確認將采用MSAP技術(shù)。目前，MSAP正被三星的競爭對手(SK HINIX和美光)用于DDR5。

顯示，新一代DDR6內(nèi)存不僅使用MSAP增強電路連接，還將適應(yīng)DDR6內(nèi)存增加的層。就規(guī)格而言，DDR6內(nèi)存的速度是傳統(tǒng)DDR5內(nèi)存的兩倍，傳輸速度最高可達12800 Mbps(JEDEC)，超頻后可超過17000 Mbps。

三星預(yù)計到2024年完成DDR6設(shè)計，2025年以后才有商業(yè)化的可能性。

不知不覺間，在從KB到GB的飛躍中，DDR內(nèi)存已經(jīng)過了第五代，開始向第六代前進。(威廉莎士比亞，DDR內(nèi)存，DDR內(nèi)存，DDR內(nèi)存，DDR內(nèi)存，DDR內(nèi)存，DDR內(nèi)存)

“100到1000次”內(nèi)存市長/市場

什么是DDR？

在回顧DDR的發(fā)展過程之前，我們先來了解一下DDR是什么。

存儲分為ROM和RAM。

ROM是Read Only Memory的縮寫，即只讀內(nèi)存。固態(tài)半導(dǎo)體存儲器，只能讀取事先存儲的數(shù)據(jù)。存儲的數(shù)據(jù)不能再更改或刪除，即使斷電，數(shù)據(jù)也不會消失。

RAM是隨機訪問內(nèi)存的簡稱，即隨機內(nèi)存。隨機內(nèi)存是指數(shù)據(jù)不是線性順序存儲的，無論以前訪問的位置如何，都可以按任意順序訪問。RAM在斷電后丟失數(shù)據(jù)。

對于RAM，分為兩類：靜態(tài)隨機內(nèi)存(SRAM)和動態(tài)隨機內(nèi)存(DRAM)。

SRAM是具有停止訪問功能的內(nèi)存，無需刷新電路即可存儲內(nèi)部存儲的數(shù)據(jù)。也就是說，開機后不需要刷新，數(shù)據(jù)也不會丟失。SRAM是初始讀寫速度最快的存儲設(shè)備，但缺點是整合水平低、功耗低、容量大小相同、價格高，以提高核心系統(tǒng)(如CPU的主緩存、次緩存)的效率。

DRAM是最常見的系統(tǒng)內(nèi)存，只能在極短的時間內(nèi)保留數(shù)據(jù)。為了保留數(shù)據(jù)，DRAM使用容量存儲設(shè)備，因此必須每隔一段時間刷新一次，如果存儲設(shè)備不刷新，存儲的信息將丟失。

后續(xù)的SDRAM和DDR SDRAM都是基于DRAM開發(fā)的，并且是DRAM之一。同步DRAM(SDRAM)、同步動態(tài)隨機內(nèi)存(Synchronous DRAM)、同步意味著內(nèi)存操作需要同步時鐘，內(nèi)部命令的傳輸和數(shù)據(jù)傳輸都基于時鐘。

DDR SDRAM(雙倍數(shù)據(jù)速率SDRAM，雙倍數(shù)據(jù)速率SDRAM)的區(qū)別在于，數(shù)據(jù)可以在一個時鐘上讀寫兩次，數(shù)據(jù)傳輸速度提高了一倍。在性能和成本優(yōu)勢下，DDR SDRAM成為當前計算機和服務(wù)器使用最多的內(nèi)存。這就是我們今天要討論的DDR內(nèi)存。

DDR的進化

和其他硬件一樣，內(nèi)存遵循摩根定律，DDR在舊SIMM中的出現(xiàn)，DDR在DDR的基礎(chǔ)上重復(fù)，內(nèi)存標準和規(guī)格發(fā)生了很大變化。

從最初的KB到GB的躍進，從單個1GB到單個16GB、32GB的進化，內(nèi)存容量的發(fā)展經(jīng)歷了漫長的過程。

在早期PC中，內(nèi)存作為DIP芯片安裝在主板上DRAM插槽的正上方，需要安裝8至9個芯片。容量只有64-256KB，很難擴展，但這種內(nèi)存容量足以滿足當時的處理器和程序。但是隨著軟件程序和新一代80286硬件平臺的出現(xiàn)，程序和硬件對內(nèi)存性能提出了更高的要求，為了加快速度和擴大容量，內(nèi)存必須以單獨的封裝形式出現(xiàn)的概念誕生了。

內(nèi)存條和內(nèi)存插槽

80286主板首次上市時，記憶棒使用30pin、256kb容量的SIMM接口，必須是8個數(shù)據(jù)位和1個奇偶校驗位組成的銀行。所以我們看到的30pin SIMM通常是四個一起使用的。從1982年P(guān)C進入民間市場到現(xiàn)在，配備80286處理器的30pin SIMM內(nèi)存是內(nèi)存領(lǐng)域的援助。

vSsO?from=article.detail&_iz=31825&index=3" width="527" height="278"/>

30pin SIMM

時間來到上世紀90年代前后，PC技術(shù)迎來了新的發(fā)展高峰——386和486時代，此時CPU 已經(jīng)向16bit發(fā)展，30pin SIMM 內(nèi)存已經(jīng)無法滿足需求，其較低的內(nèi)存帶寬已經(jīng)成為亟待解決的瓶頸，并且其8位的數(shù)據(jù)總線導(dǎo)致采購成本一點都不低，還會增加故障率。此時，72pin SIMM內(nèi)存出現(xiàn)了。

72pin SIMM

72pin SIMM支持32bit快速頁模式內(nèi)存，內(nèi)存帶寬得以大幅度提升。72pin SIMM內(nèi)存單條容量一般為512KB-2MB，而且僅要求兩條同時使用，386、486以及后來的奔騰、奔騰Pro、早期的奔騰II處理器多數(shù)會用這種內(nèi)存。由于其與30pin SIMM 內(nèi)存無法兼容，因此30pin SIMM內(nèi)存被時代淘汰出局。

早期的內(nèi)存頻率與CPU外頻是不同步的，是異步DRAM，細分下去的話包括FPM DRAM（Fast Page Mode DRAM，快速頁模式動態(tài)存儲器）與EDO DRAM（Extended data out DRAM，外擴充數(shù)據(jù)模式存儲器），常見的接口有30pin SIMM與72pin SIMM，工作電壓都是5V。

FPM DRAM是從早期的Page Mode DRAM上改良過來的，當它在讀取同一列數(shù)據(jù)時，可以連續(xù)傳輸行位址，不需要再傳輸列位址，可讀出多筆資料，這種方法在當時是很先進的。

FPM DRAM

EDO DRAM內(nèi)存是1991-1995年之間盛行的內(nèi)存條，是72pin SIMM的一種，它擁有更大的容量和更先進的尋址方式，讀取速度比FPM DRAM快不少，工作電壓為一般為5V，帶寬32bit，速度在40ns以上，主要應(yīng)用在當時的486及早期的奔騰電腦上。

不同規(guī)格的EDO DRAM內(nèi)存

在1991到1995年EDO內(nèi)存盛行的時候，憑借著制造工藝的飛速發(fā)展，EDO內(nèi)存在成本和容量上都有了很大的突破，單條EDO內(nèi)存容量達到4MB-16MB。由于奔騰及更高級別的CPU數(shù)據(jù)總線寬度都是64bit甚至更高，所以EDO RAM與FPM RAM基本都成對使用。

EDO的盛行時間大概是在奔騰到奔騰3之間，之后被SDRAM取代。

隨著CPU的持續(xù)升級，Intel Celeron系列以及AMD K6處理器以及相關(guān)的主板芯片組的相繼推出，EDO DRAM已經(jīng)不能滿足系統(tǒng)的需求，內(nèi)存技術(shù)也發(fā)生了大革命，插座從原來的SIMM升級為DIMM，而內(nèi)存也迎來了經(jīng)典的SDR SDRAM時代。

SDRAM為內(nèi)存帶來了新生機，其64bit帶寬與當時處理器總線寬度保持一致，這就表示一條SDRAM就能夠讓電腦正常運行，大大地降低了內(nèi)存的購買成本。由于內(nèi)存的傳輸信號與處理器外頻同步，所以在傳輸速度上，DIMM標準的SDRAM要大幅領(lǐng)先于SIMM內(nèi)存。

在這個迭代時期，由于Intel和AMD的頻率之爭，SDRAM內(nèi)存由早期的66MHz，發(fā)展后來的100MHz、133MHz，內(nèi)存規(guī)范也跟著從 PC66 發(fā)展到 PC100、PCIII、PC133 以及不太成功的 PC600、PC700、PC800。

SDRAM

盡管沒能徹底解決內(nèi)存帶寬的瓶頸問題，但此時CPU超頻已經(jīng)成為DIY用戶永恒的話題。在Intel與AMD的頻率競備時代，Intel為了達到獨占市場的目的，與Rambus聯(lián)合在PC市場推廣Rambus DRAM內(nèi)存，Rambus DRAM內(nèi)存以高時鐘頻率來簡化每個時鐘周期的數(shù)據(jù)量，因此內(nèi)存帶寬相當出色。Rambus DRAM曾一度被認為是奔騰4的絕配。

Rambus DRAM

盡管如此，曲高和寡的Rambus DRAM內(nèi)存終究是生不逢時，后來被更高速度的DDR“掠奪”其寶座地位。在當時，PC600、PC700的Rambus RDRAM 內(nèi)存因出現(xiàn)Intel820 芯片組“失誤事件”、PC800 Rambus RDRAM因成本過高無法獲得大眾用戶擁戴，種種問題讓Rambus RDRAM胎死腹中，最終拜倒在DDR內(nèi)存面前。

DDR時代來臨

DDR

DDR SDRAM（簡稱DDR），可以說是SDRAM的升級版本，DDR在時鐘信號上升沿與下降沿各傳輸一次數(shù)據(jù)，這使得DDR的數(shù)據(jù)傳輸速度為傳統(tǒng)SDRAM的兩倍。由于僅多采用了下降緣信號，因此并不會造成能耗增加。至于定址與控制信號則與傳統(tǒng)SDRAM相同，僅在時鐘上升沿傳輸。此外，由于DDR采用了SSTL2標準的2.5V電壓，低于SDRAM的LVTTL標準下的3.3V電壓，因此功耗更低。

DDR SDRAM

DDR內(nèi)存是作為一種在性能與成本之間折中的解決方案，其目的是迅速建立起牢固的市場空間，繼而一步步在頻率上高歌猛進，最終彌補內(nèi)存帶寬上的不足。

初代DDR內(nèi)存的頻率是200MHz，隨后慢慢的誕生了DDR266、DDR333和那個時代主流的DDR400，至于那些500MHz、600MHz、700MHz的都算是超頻條了。DDR內(nèi)存剛出來的時候只有單通道，后來出現(xiàn)了支持雙通道的芯片組，讓內(nèi)存的帶寬直接翻倍，容量則是從128MB增加到1GB。

DDR2

隨著CPU處理器前端總線帶寬的不斷提高和高速率局部總線的出現(xiàn)，DDR的性能成了制約處理器性能的瓶頸。因此 2003年Intel公布了 DDR2 SDRAM的開發(fā)計劃。

與上一代DDR內(nèi)存技術(shù)標準最大的不同就是，雖然同是采用了在時鐘的上升/下降沿同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍以上于上一代DDR內(nèi)存預(yù)讀取能力。

DDR2 SDRAM

DDR2能夠在100MHz 的發(fā)信頻率基礎(chǔ)上提供每插腳最少400MB/s的帶寬，而且其接口將運行于1.8V電壓上，從而進一步降低發(fā)熱量，以便提高頻率。從JEDEC組織者闡述的DDR2標準來看，針對PC等市場的DDR2內(nèi)存將擁有400、533、667MHz等不同的時鐘頻率，高端DDR2內(nèi)存擁有800、1000、1200MHz頻率。

此外，值得注意的是，DDR2舍棄了傳統(tǒng)的TSOP，開啟了內(nèi)存FBGA 封裝之門，減少了寄生電容和阻抗匹配問題，增加了穩(wěn)定性。

DDR3

2007年，JEDEC協(xié)會正式推出 DDR3 SDRAM規(guī)范，DDR3開始走向舞臺。

相比于DDR2，得益于生產(chǎn)工藝的精進，DDR3的工作電壓從1.8V降到1.5V和1.35V（DDR3L），進一步降低了功耗，減少了發(fā)熱量，并采用了根據(jù)溫度自動自刷新、局部自刷新等功能，在一定程度彌補了DDR3延遲時間較長的缺點。

同時，因為DDR3可以在1個時鐘周期輸出8bit的數(shù)據(jù)，而DDR2是4bit，因此其單位時間內(nèi)的數(shù)據(jù)傳輸量是DDR2的2倍。DDR3的速度從800MHz起跳，最高可以達到1600MHz。DDR3內(nèi)存與DDR2一樣是240Pin DIMM接口，不過兩者的防呆缺口位置是不同的，不能混插。常見的容量是512MB到8GB，當然也有單條16GB的DDR3內(nèi)存，只不過很稀少。

Intel酷睿i系列(如LGA1156處理器平臺)、AMD AM3主板及處理器的平臺都是其“支持者”。

時至今日，DDR2和DDR3陸續(xù)開始退出市場。

三星已在2021年末Q4確定停產(chǎn)DDR2；同時三星及海力士計劃逐步退出DDR3市場。根據(jù)DDR3市占率頂峰期2014年的數(shù)據(jù)（市占率達84%）顯示，三星及海力士市場份額達67%，短期內(nèi)，兩大內(nèi)存廠商退出市場將在供給端造成顯著空缺。

DDR4

早在遙遠的2007年，有關(guān)DDR4內(nèi)存標準的一些信息就被公開。

在美國舊金山2008年8月舉行的英特爾開發(fā)者論壇上，一位來自奇夢達的演講嘉賓提供了更多關(guān)于DDR4的公開信息。在當年關(guān)于DDR4的描述中，DDR4將使用30nm制程，運行1.2V的電壓、常規(guī)總線時鐘頻率速率在2133MT/s，“發(fā)燒”級別將達到3200MT/s，于2012年推出市場，到2013年時運行電壓將改進至1V。

然而到了2011年1月，三星電子宣布完成DDR4 DRAM模塊的制造和測試，采用30nm級工藝，數(shù)據(jù)傳輸率為2133MT/s，運作電壓在1.2V，這也是史上第一條DDR4內(nèi)存。在此之前，三星電子40nm制程的DRAM芯片的成功流片，成為DDR4發(fā)展的關(guān)鍵。

三個月之后，SK海力士宣布2400MT/s速率的2GB DDR4存儲器模塊面世，運作電壓同樣在1.2V，同時宣布預(yù)計在2012年下半年開始大批量生產(chǎn)。此后的2012年5月，美光宣布將在2012年后期使用30nm制程生產(chǎn)DRAM及閃存顆粒。

然而直到2014年，DDR4內(nèi)存才首次得到應(yīng)用，首款支持DDR4內(nèi)存的是英特爾旗艦級x99平臺。2014年底，起跳頻率為2133MHz的DDR4內(nèi)存產(chǎn)品陸續(xù)開始紛紛上市，隨著2015年8月，英特爾發(fā)布Skylake處理器和100系列主板，DDR4開始真正走向大眾，也標志著DDR4時代的到來。

DDR4 SDRAM

與DDR3相比，DDR4的工作電壓從1.5V降到1.2V和1.05V（DDR4L），這意味著功耗更低，發(fā)熱量更小了。速度方面，DDR4從2133MHz起跳，最高速度可達4266MHz，接近DDR3的三倍。

原因在于，一方面DDR4除了可支持傳統(tǒng)SE信號外，還引入了差分信號技術(shù)，即進化到了雙向傳輸機制階段；另一方面，DDR4采用了點對點的設(shè)計，簡化了內(nèi)存模塊的設(shè)計，更容易實現(xiàn)高頻化；此外，DDR4還采用了三維堆疊封裝技術(shù)，增大了單位芯片的容量的同時，還采用了溫度補償自刷新、溫度補償自動刷新和數(shù)據(jù)總線倒置技術(shù)，在降低功耗方面起到了很好的效果。

另外DDR4增加了DBI、CRC、CA parity等功能，讓DDR4內(nèi)存在更快速與更省電的同時亦能夠增強信號的完整性、改善數(shù)據(jù)傳輸及儲存的可靠性。

從DDR到DDR3，每一代DDR技術(shù)的內(nèi)存預(yù)取位數(shù)都會翻倍，前三者分別是2bit、4bit及8bit，以此達到內(nèi)存帶寬翻倍的目標。不過DDR4在預(yù)取位上保持了DDR3的8bit設(shè)計，因為繼續(xù)翻倍為16bit預(yù)取的難度太大，DDR4轉(zhuǎn)而提升Bank數(shù)量，一個rank單元內(nèi)的Bank單元數(shù)量增長至16個，每個DIMM模塊最高擁有8個rank單元。

DDR5

內(nèi)存技術(shù)的發(fā)展與PC市場始終相輔相成。

Intel和AMD的處理器競爭越演愈烈，內(nèi)存的性能成為新的瓶頸。早在2017年，負責(zé)計算機內(nèi)存技術(shù)標準的組織JEDEC就宣稱將在2018年完成DDR5內(nèi)存的最終標準，美光、三星等內(nèi)存廠商在2018年也就開始研發(fā)16GB的DDR5產(chǎn)品，甚至在2019年幾個廠商都已經(jīng)開始逐漸量產(chǎn)DDR5內(nèi)存。但是直到2020年7月，JEDEC才正式發(fā)布了DDR5內(nèi)存的標準，而且起跳就是4800MHz，這比原先想象的要高出不少。

據(jù)JEDEC介紹，DDR5標準將提供兩倍于上代的性能并大大提高電源效率。在DDR5內(nèi)存標準下，最高內(nèi)存?zhèn)鬏斔俣饶苓_到6.4Gbps。此外，DDR5也改善了DIMM的工作電壓，將電壓從DDR4的1.2V降至1.1V，能夠進一步提升內(nèi)存的能效表現(xiàn)。

DDR5可以使系統(tǒng)通道數(shù)再翻倍（圖源：Mircon）

在內(nèi)存密度方面，DDR5內(nèi)存標準將允許單個內(nèi)存芯片的密度達到64Gbit，這比DDR4內(nèi)存標準的16Gbit密度高出4倍。如此高的內(nèi)存密度，再結(jié)合多芯片封裝技術(shù)，可以實現(xiàn)最高40個單元的堆疊，如此堆疊的LRDIMM有效內(nèi)存容量可以達到2TB。

據(jù)DIGITIMES報道，三星電子、SK海力士和美光科技均已擴大其DDR5芯片產(chǎn)量，旨在加速行業(yè)從DDR4向DDR5的過渡。消息人士稱，將2022年視為DDR5的預(yù)熱年，2023年DDR5滲透率將大幅提升。

從1998年三星生產(chǎn)出最早的商用DDR SDRAM芯片到現(xiàn)在，已經(jīng)過去了20多年，DRAM內(nèi)存市場一直在發(fā)展，從DDR到DDR2、DDR3、DDR4、DDR5，然后是正在研發(fā)的DDR6。

從DDR技術(shù)和JEDEC規(guī)范的演進過程中，我們可以看到，為了配合整體行業(yè)對于性能、內(nèi)存容量和功耗的不斷追求，規(guī)范的工作電壓越來越低，芯片容量越來越大，IO的速率也越來越高。

從最早的128Mbps的DDR發(fā)展到了當今的6400Mbps的DDR5，每一代DDR的數(shù)據(jù)速率都翻倍增長。

根據(jù)Yolle分析，兩代內(nèi)存之間的過渡時間大概只需要兩年。這意味著到2023年，DDR5 內(nèi)存的市場份額將高于DDR4的情況，到2026年，DDR4份額應(yīng)降至5%以下。整個DRAM市場預(yù)計到2026年將達到2000億美元。

DRAM的分支與演進

按照應(yīng)用場景，DRAM分成標準DDR、LPDDR、GDDR三類。JEDEC定義并開發(fā)了這三類標準，以幫助設(shè)計人員滿足其目標應(yīng)用的功率、性能和尺寸要求。

標準型DDR：針對服務(wù)器、云計算、網(wǎng)絡(luò)、筆記本電腦、臺式機和消費類應(yīng)用程序，允許更寬的通道寬度、更高的 密度和不同的外形尺寸；

GDDR：Graphics DDR，一般稱之為顯存，“G”代表Graphics，顧名思義，GDDR就是針對圖形顯示卡所特化的一種DDR內(nèi)存。2000年后電腦游戲的發(fā)展和火爆，人們對于顯卡性能需求日益增長。運行電腦游戲?qū)︼@卡GPU有高速數(shù)據(jù)交互需求，而且GPU與顯存之間的數(shù)據(jù)交換非常頻繁，特別是3D游戲的紋理貼圖對顯存帶寬和容量的要求更高。因此，GDDR應(yīng)運而生，GDDR適用于具有高帶寬需求的計算領(lǐng)域，例如圖形相關(guān)應(yīng)用程序、數(shù)據(jù)中心和AI等，與GPU配套使用；

LPDDR：Low Power DDR，是DDR SDRAM的一種，又稱為 mDDR(Mobile DDR SDRAM)，是JEDEC固態(tài)技術(shù)協(xié)會面向低功耗內(nèi)存而制定的通信標準，以低功耗和小體積著稱，提供更窄的通道寬度，專門用于移動式電子產(chǎn)品。

DDR、GDDR、LPDDR，分別作為電腦、顯卡、手機的內(nèi)存，都有各自耕耘和專攻的領(lǐng)域，盡管類型多種多樣，但萬變不離其宗，都是基于DDR的一些原理演變而來。

但從不同類型內(nèi)存發(fā)情況來看，它們目前包括以后的關(guān)系將不再是繼承發(fā)展而是平行發(fā)展的關(guān)系。DDR將繼續(xù)穩(wěn)步的走性能路線，而GDDR也更加專注對帶寬和容量的優(yōu)化，至于移動端的扛把子LPDDR近年來市場需求旺盛，技術(shù)迭代壓力大，有望繼續(xù)領(lǐng)跑。同時，三種內(nèi)存上所采用的新技術(shù)也可反哺DDR家族，為它們各自的的發(fā)展提供借鑒和技術(shù)驗證。

另外，對于迫切需要高帶寬的應(yīng)用，比如游戲和高性能計算，高帶寬內(nèi)存(HBM)成為繞過DRAM傳統(tǒng)IO增強模式演進的優(yōu)秀方案。

高帶寬內(nèi)存(HBM)

HBM直接和處理器封裝的方式不再受限于芯片引腳，突破了IO帶寬的瓶頸。另外DRAM和CPU/GPU物理位置的接近使得速度進一步提升。

在尺寸上，HBM也使整個系統(tǒng)的設(shè)計大大縮小成為可能。目前，HBM2在很大程度上是GDDR6的競爭對手。不過從長遠看，因為2D在制造上接近天花板，DRAM仍有很強的3D化趨勢。

DDR市場格局與國產(chǎn)進展

高資金壁壘、高技術(shù)壁壘促使DRAM供應(yīng)端形成寡頭壟斷市場。存儲芯片的設(shè)計與制造產(chǎn)業(yè)具備較高的技術(shù)壁壘和資本壁壘，早期進入存儲器顆粒領(lǐng)域的頭部企業(yè)具備顯著的競爭優(yōu)勢。同時隨著晶圓制程的不斷提升芯片設(shè)計和研發(fā)的難度持續(xù)提升，晶圓制造產(chǎn)線的投資額也隨之增長，IDM 模式的存儲芯片企業(yè)資本支出高企。

歷經(jīng)幾十年間的多輪行業(yè)周期與技術(shù)變革后，存儲芯片市場形成了寡頭壟斷格局，市場被韓國和美國的龍頭企業(yè)主導(dǎo)。從DDR內(nèi)存芯片市場來看，三大巨頭三星、SK海力士、美光技術(shù)存在領(lǐng)先優(yōu)勢，據(jù)統(tǒng)計數(shù)據(jù)，三大巨頭2021年市占率合計占比超90%。中國臺灣存儲企業(yè)華邦及南亞科技，大陸存儲企業(yè)長鑫存儲為技術(shù)追趕者。

目前市場上具備DDR5/LPDDR5量產(chǎn)能力的僅為三星、海力士、美光。國內(nèi)存儲龍頭合肥長鑫存儲計劃于2022Q1進行DDR5的試量產(chǎn)。長鑫存儲于2016年成立，為業(yè)內(nèi)追趕者，發(fā)展較為迅速。長鑫存儲于2019年9月發(fā)布自主研發(fā)的8Gb DDR4芯片正式量產(chǎn)，采用19納米工藝打造。2020年長鑫存儲的DDR4及LPDDR4（X）已入市，主要用于國產(chǎn)的PC/手機端，性能獲得市場的認可、價格具備市場吸引力。

有消息稱，長鑫存儲今年還將投產(chǎn)17nm工藝的DDR5內(nèi)存，未來還會有10G5工藝和DDR6的升級，可見我國在內(nèi)存芯片領(lǐng)域正在加速追趕，未來在這一領(lǐng)域或?qū)⒉辉偈芟抻趪鈮艛唷?/p>

此外，芯動科技近日也在LPDDR5X領(lǐng)域率先突破10Gbps，以先進FinFet工藝量產(chǎn)全球最快LPDDR5/5X/DDR5 IP一站式解決方案。除了速度的提升，延遲也降低了15%，非常適合5G通信、汽車高分辨率AR/V、AI邊緣計算等應(yīng)用場景。

除了LPDDR5/5X/DDR5，近期芯動科技還正式發(fā)布了全球首款GDDR6X高速顯存技術(shù)，首發(fā)的GDDR6/6X Combo IP，單個DQ能達到21Gbps超高速率，已經(jīng)在多個先進FinFet工藝成功量產(chǎn)出貨。芯動科技還率先推出自主研發(fā)物理層兼容UCIe標準的IP解決方案Innolink Chiplet，這是首套跨工藝、跨封裝的Chiplet連接解決方案，且已在先進工藝上量產(chǎn)驗證成功。

值得一提的是，今年5月，國內(nèi)又一家科技公司瀾起科技正式宣布，已成功首發(fā)試產(chǎn)面向DDR5內(nèi)存的第二代RCD芯片。RCD芯片是一種緩沖器，位于內(nèi)存控制器和DRAM IC之間，可以重新分配模塊內(nèi)的命令/地址信號，從而提升信號完整性并將更多內(nèi)存設(shè)備連接到一個DRAM通道。

另外，瀾起科技還發(fā)布了全球首款CXL內(nèi)存擴展控制器芯片MXC，該芯片可大幅擴展內(nèi)存容量和帶寬。之后不久，三星電子發(fā)布首款512GB內(nèi)存擴展器DRAM模組，該內(nèi)存模組的CXL內(nèi)存擴展控制器芯片就是采用了瀾起科技的MXC。

財信證券表示，高流量應(yīng)用場景的逐步落地要求更高的服務(wù)器性能，而處理器廠商陸續(xù)推出新平臺標志DDR5開始取代DDR4，這將帶來內(nèi)存接口芯片單價的提升，同時配套芯片的引入也會帶來增量空間。

寫在最后

從1971年英特爾發(fā)明第一塊DRAM開始，這個產(chǎn)業(yè)起起伏伏發(fā)展了50多年。DRAM行業(yè)領(lǐng)頭羊也從美國換到日本，如今花落韓國。

毫無疑問，隨著國產(chǎn)DDR5內(nèi)存的誕生，市場競爭還會進一步加強。

在過去十幾年，韓國統(tǒng)治了內(nèi)存市場，但對未來的情況誰都無法預(yù)測。長鑫存儲用6年追到只差三星1-2代，也許再用5年就能完全追平三星。

畢竟，所有燎原的大火都起源于一?；鸱N。

文章參考：

太平洋電腦網(wǎng)，《內(nèi)存發(fā)展歷程》

凡億教育，《存儲器DDR發(fā)展史簡介》

全棧云技術(shù)架構(gòu)，《深入淺出：全面解讀DDR內(nèi)存原理》

閃德資訊，《一文帶你回顧DDR內(nèi)存的前世今生》

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達一種不同的觀點，不代表半導(dǎo)體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第3109內(nèi)容，歡迎關(guān)注。

晶圓｜集成電路｜設(shè)備｜汽車芯片｜存儲｜臺積電｜AI｜封裝