計算機和移動系統(tǒng)的性能提高不僅與CPU處理器主頻的提高有關(guān)，還與CPU和內(nèi)存之間的訪問速度密切相關(guān)。

SDRAM : Synchronous Dynamic Random Access Memory、同步動態(tài)隨機訪問內(nèi)存、同步意味著內(nèi)存操作需要同步時鐘，內(nèi)部命令的發(fā)送和數(shù)據(jù)傳輸都基于此。動態(tài)意味著存儲陣列需要不斷更新才能防止數(shù)據(jù)丟失。隨機是指數(shù)據(jù)不是線性順序存儲的，而是在指定地址讀寫數(shù)據(jù)。通常用作計算機的內(nèi)存。

目前，主內(nèi)存通常是基于同步DRAM(SDRAM)芯片技術(shù)的內(nèi)存條，包括DDR SDRAM、DDR2 SDRAM和DDR3 SDRAM、DDR4以及未來的DDR5。

第一斧-提高工作頻率以提高速度。

SDR SDRAM是了解所有后續(xù)DDR(包括當前正在研究的DDR5)的基礎(chǔ)。因此，從簡單到復(fù)雜，您可以詳細了解關(guān)鍵技術(shù)。請先看下圖。

首先，請看圖片。文章大多數(shù)照片是自己畫的，部分照片是參考其他作家的思考。DRAM單元陣列是一種數(shù)據(jù)存儲單元，用作與內(nèi)存總線不斷交換數(shù)據(jù)資料。每個內(nèi)存芯片都有很多這樣的設(shè)備。而且，該內(nèi)存的工作頻率與連接的總線上的數(shù)據(jù)傳輸頻率相同。時鐘周期只發(fā)送一次數(shù)據(jù)。也就是說，如果該總線的傳輸速率為50Mb，則此內(nèi)存設(shè)備的速度也為50Mb。

看右邊的部分，因為數(shù)據(jù)傳輸?shù)矫總€時鐘的上升邊緣，所以內(nèi)存?zhèn)鬏斒峭降?。然后，為了提高SDR的速度，必須提高頻率。隨著頻率的提高，傳輸速度也會提高。但是，頻率的提高伴隨著能量的消耗，而每個時鐘周期只能傳輸1b的數(shù)據(jù)，因此效率有所下降，因此出現(xiàn)了第二個板塊。(*注：注：注：注：注：注：注：注：注：注：注：注。)

第二斧-雙刃取樣技術(shù)

第一個方案的問題是太多的內(nèi)存設(shè)備需要提高頻率，成本太高。因此，需要找到另一個突破，即DDR的方案。DDR的傳輸數(shù)據(jù)是SDR的兩倍，時鐘周期一次傳輸兩次數(shù)據(jù)。如何實現(xiàn)？

首先看下圖。

您可以看到，與上圖SDR相比，增加了一個輸入輸出緩沖區(qū)。這是因為不僅可以在時鐘的上升線上傳輸數(shù)據(jù)，還可以在時鐘的下降上傳輸數(shù)據(jù)。因此，系統(tǒng)頻率提高了，總體傳輸數(shù)據(jù)增加了一倍。(威廉莎士比亞，Northern Exposure(美國電視))。

DDR SDRAM在不提高時鐘頻率的情況下，將數(shù)據(jù)傳輸速率提高了一倍。使用比SDR更多的高級同步電路，使用DLL技術(shù)提供數(shù)據(jù)選擇通信號，從而準確地放置數(shù)據(jù)。I/o緩沖區(qū)已使用，兩個內(nèi)存設(shè)備使用相同的列地址行，因此可以同時訪問和在兩條數(shù)據(jù)總線上傳輸數(shù)據(jù)。與SDR速度相比，大大提高了，耗電量也減少了，但不是沒有發(fā)展空間，而是看到了第三把斧頭。

第三斧-緩沖倍頻技術(shù)

技術(shù)改進再次集中在DDR2上。也就是說，雖然采用了沿著時鐘的上升和下降傳輸數(shù)據(jù)的基本方法，但DDR2的內(nèi)存預(yù)讀取能力是DDR1的兩倍，即4 bit的數(shù)據(jù)預(yù)讀取能力。技術(shù)原理如下圖所示。

主要是將緩沖區(qū)和公交車的工作頻率提高一倍。如果頻率加倍，帶寬也會相應(yīng)增加，內(nèi)存基本單位的頻率不會改變。DDR2的預(yù)讀能力是預(yù)讀DDR1的兩倍，也就是說，DDR2內(nèi)存能夠以每時鐘4倍的外部總線速度讀寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行。例如，在相同的100MHz工作頻率下，DDR的實際頻率可能為200MHz，而DDR2可能達到400MHz。

DDR3可以簡單地看作是DDR2的增強版本，通過改進緩沖區(qū)，可以將頻率提高4倍

帶寬增加倍四倍，同時內(nèi)存單元的頻率也就是核心頻率還是沒有變化的。通過雙沿采樣，相對于DDR2，其預(yù)讀取能力加倍了，也就是DDR3內(nèi)存每個時鐘周期能夠以8倍外部總線的速度讀寫數(shù)據(jù)，每個時鐘周期能夠預(yù)讀取8 bit的數(shù)據(jù)。在同樣100MHz的工作頻率下，DDR的實際頻率是200 MHz，而DDR3則達到了800 MHz。

第四板斧—Bank Group點傳技術(shù)

我并沒有把DDR4歸類到上面，因為在技術(shù)層面，DDR4并不簡簡單單是DDR3的改進版。誠然，DDR4最重要的使命依然是提高內(nèi)存的頻率和帶寬，回頭看DDR—DDR2—DDR3的整個發(fā)展歷程，我們不難看出一直都是以提高數(shù)據(jù)的預(yù)存取為主要的性能提升手段。但是，到了DDR4，數(shù)據(jù)的預(yù)取已經(jīng)變得非常困難，同時，帶來的延時也非常大，因此，DDR的架構(gòu)專家另辟蹊徑，推出了Bank Group的設(shè)計。

相對于數(shù)據(jù)預(yù)取帶來速度內(nèi)存頻率的提升， Bank Group的架構(gòu)設(shè)計更為精巧。簡要說一下，DDR4的中每個Bank Group可以獨立讀寫數(shù)據(jù)，這樣做的好處是讓內(nèi)部的數(shù)據(jù)吞吐量得到了大幅的提升，內(nèi)存的等效頻率得到了巨大的提升，可以同時讀取大量的數(shù)據(jù)。雖然，DDR4在架構(gòu)上依然采用了與DDR3相同的8 bit預(yù)取，但是由于使用了BANK GROUP分組，可能是兩個或者四個BANK GROUP的分組，由于DDR4允許每個BANK GROUP分組都可以獨立的激活、讀寫和刷新操作，因此改進了內(nèi)存整體效率與帶寬。舉個例子，如果內(nèi)存內(nèi)部設(shè)計了兩個獨立的BANK GROUP，那么相當于每次可以操作16 bit的數(shù)據(jù)，也就是內(nèi)存的預(yù)取值就是16 bit；同理，如果是有四個獨立的BANK GROUP，那么相當于每次可以操作32 bit的數(shù)據(jù)。