SGT-MOSFET 溝槽底部清洗工藝優(yōu)化

岳豐，周穎

（上海華虹宏力半導(dǎo)體制造有限公司，上海201206）

摘要：屏蔽柵 MOSFET（Shielded Gate Trench MOSFET，縮寫(xiě) SGT-MOSFET）功率器件是一種基于傳統(tǒng)溝槽式 MOSFET（U-MOSFET）的一種改進(jìn)型的溝槽式功率 MOSFET。相比于傳統(tǒng) U-MOSFET 功率器件，它的開(kāi)關(guān)速度更快，開(kāi)關(guān)損耗更低，具有更好的器件性能。對(duì)于 SGT-MOSFET 功率器件，溝槽底部的形貌對(duì)器件性能都有非常重要的影響。當(dāng) SGT-MOSFET 功率器件溝槽底部氧化膜出現(xiàn)空洞時(shí)，器件 IDSS（漏源短路電流）將增大。SGT-MOSFET 功率器件相比傳統(tǒng) U-MOSFET 功率器件的溝槽深度大大加深了，以往的溝槽清洗干燥工藝，溝槽底部易有水漬殘留。水漬會(huì)導(dǎo)致底部氧化膜生長(zhǎng)異常，產(chǎn)生空洞。調(diào)整溝槽清洗干燥工藝，晶圓在清洗干燥過(guò)程中，將晶圓脫離去離子水水面的速度降低，即可實(shí)現(xiàn)晶圓的充分干燥，擺脫水漬殘留。

關(guān)鍵詞：集成電路制造；屏蔽柵溝槽型MOSFET；IDSS；DHF；工藝優(yōu)化

中圖分類(lèi)號(hào)：TN386；TN405 文章編號(hào)：1674-2583(2017)07-0035-05

DOI：10.19339/j.issn.1674-2583.2017.07.008

中文引用格式：岳豐，周穎.SGT-MOSFET溝槽底部清洗工藝優(yōu)化[J]. 集成電路應(yīng)用, 2017, 34(7): 35-39.

Trench Bottom Oxide Pre-Clean Process Optimization for SGT-MOSFET

YUE Feng, ZHOU Ying

（HuaHong Grace Semiconductor Manufacturing Corporation, Shanghai 201206, China. ）

Abstract: Shielded Gate Trench MOSFET (SGT-MOSFET) power device is a kind of optimized TCH-MOS based on the traditional trench U-MOSFET, which has much lower switching loss and higher switching speed. For SGT-MOSFET, trench bottom part is important for the product performance. If the trench bottom oxide structure is not stable, the shield effect will be worse and IDSS higher. Since the trench depth of SGT-MOSFET is much deeper than that of traditional U-MOSFET. Therefore the traditional wafer cleaning process is limited on the SGT-MOSFET clean process and water-mark always appear on the bottom of deeper trench. The remained water-mark will cause trench bottom oxide profile abnormal and suffered void issue. By optimized the deeper trench cleaning process, we can get wafer dry and clean enough without water-mark. And the SGT-MOSFET gets stable trench bottom oxide, and stable shield effect.

Key word: integrated circuit manufacturing, SGT-MOSFET, IDSS, DHF, process optimization

1 引言

屏蔽柵 MOSFET（SGT-MOSFET）功率器件是一種基于傳統(tǒng)溝槽式 MOSFET （U-MOSFET）的一種改進(jìn)器件。其主要結(jié)構(gòu)與 U-MOSFET 功率器件基本一致，是一種深溝槽縱向結(jié)構(gòu)的 MOSFET。溝槽從結(jié)構(gòu)的上表面穿過(guò) N+ 源區(qū)，P 型體區(qū)進(jìn)入 N 型漂移區(qū)。在溝槽的底部和側(cè)壁通過(guò)熱氧化形成柵氧后，在溝槽內(nèi)形成多晶硅的電極。

SGT-MOSFET 與 U-MOSFET 器件結(jié)構(gòu)不同之處在其深溝槽的柵結(jié)構(gòu)上。U-MOSFET 溝槽結(jié)構(gòu)僅有一個(gè)多晶硅的控制柵電極，如圖 1 所示；SGT-MOSFET 的溝槽結(jié)構(gòu)由兩個(gè)多晶硅部分組成：上半部分是控制柵電極，下半部分是屏蔽電極，如圖 2 所示。屏蔽電極位于柵電極下方。柵電極通過(guò)柵電極絕緣介質(zhì)層絕緣，屏蔽電極則通過(guò)屏蔽電極絕緣介質(zhì)層絕緣，但屏蔽電極絕緣介質(zhì)層的厚度要厚于柵電極絕緣介質(zhì)層。此外柵電極和屏蔽電極之間通過(guò)中間介質(zhì)層絕緣。

當(dāng) SGT-MOSFET 在導(dǎo)通模式下，其工作方式與傳統(tǒng) U-MOSFET 類(lèi)似。柵極加正偏壓時(shí)，該結(jié)構(gòu)產(chǎn)生漏極電流，沿著溝槽的縱向側(cè)壁, P 型體區(qū)表面形成反型層溝道。 當(dāng)源極加正偏壓時(shí), 電子沿反型層溝道, 從源區(qū)傳輸?shù)铰﹨^(qū)。電子從源區(qū)通過(guò)溝道后，進(jìn)入槽柵底部的 N- 型漂移區(qū)。然后電流在整個(gè)元胞橫截面寬度內(nèi)展開(kāi)。

2 異常分析

SGT-MOSFET 產(chǎn)品在進(jìn)行晶圓級(jí)芯片測(cè)試（Chip Probe，簡(jiǎn)稱(chēng) CP）時(shí)發(fā)現(xiàn)有嚴(yán)重的漏源電流IDSS 偏高失效，導(dǎo)致產(chǎn)品的良率低。該 IDSS 失效芯片在晶片上的位置通常集中于一個(gè)區(qū)域，如圖 3 所示。

對(duì)晶圓內(nèi)有效器件和 IDSS 失效的器件測(cè)試VD-ID（漏極加正偏壓，源極及柵極接零，測(cè)試漏極漏電流）曲線，發(fā)現(xiàn)失效器件的漏電流在 BV 鄰近處出現(xiàn)波動(dòng)，而 BV 沒(méi)有異常。重復(fù)測(cè)試失效芯片，失效嚴(yán)重的芯片會(huì)出現(xiàn)源極漏極短路。如圖 4所示，上圖為正常器件曲線，在 BV（40 V）鄰近處 IDSS 沒(méi)有明顯變化；下圖為失效器件曲線，在 BV（40 V）鄰近處 IDSS 陡然增大。

對(duì)失效器件進(jìn)行失效分析。使用反應(yīng)離子刻蝕儀（RIE）配合鹽酸去除表面鈍化層和金屬層后，發(fā)光顯微鏡（EMMI）分析發(fā)現(xiàn)在器件源極元胞有異常點(diǎn)，如圖 5 白色箭頭所指的亮點(diǎn)。發(fā)光顯微鏡（EMMI）分析能夠準(zhǔn)確獲得缺陷的具體定位。在取得缺陷定位的基礎(chǔ)上，使用了兩種手段對(duì)具體的缺陷類(lèi)型進(jìn)行分析。第一種利用聚焦離子束（FIB），對(duì)缺陷點(diǎn)進(jìn)行切割，觀察缺陷斷面，確認(rèn)異常的源頭在溝槽底部的氧化層，如圖 6 箭頭所指處。第二種利用透射顯微鏡（TEM），TEM 的照片也顯示溝槽底部氧化層出現(xiàn)空洞，如圖 7。

由于溝槽側(cè)壁晶向（110）與溝槽底面的晶向（100）不同、硅原子密度不同，若采用傳統(tǒng)的爐管熱氧方法來(lái)完成溝槽內(nèi)壁的氧化層生長(zhǎng)，將會(huì)導(dǎo)致溝槽底面弧形區(qū)域的氧化膜偏薄，從而在器件工作時(shí)出現(xiàn)溝槽底部電場(chǎng)集中，更容易被擊穿。本工藝為達(dá)到溝槽側(cè)壁氧化層厚度均一，溝槽底部氧化層的主體部分是由低壓化學(xué)氣相淀積（CVD）方法生長(zhǎng)的。該方法有良好的表層覆蓋性，可達(dá)到溝槽側(cè)壁、底面氧化層厚度均一的目的。

為了避免 CVD 氧化膜直接在硅表面淀積導(dǎo)致應(yīng)力問(wèn)題，在 CVD 氧化膜作業(yè)前，需要用爐管熱氧化的方法，在溝槽表面生長(zhǎng)一薄層熱氧化膜。同時(shí)，為了保證熱氧化膜的質(zhì)量，還需使用稀釋氫氟酸（Dilute HF，簡(jiǎn)寫(xiě) DHF）在熱氧化之前去除溝槽表面的自然氧化層。本工藝溝槽底部氧化膜形成流程如圖 8。

針對(duì)當(dāng)前溝槽底部氧化膜空洞異常，懷疑的步驟是熱氧化膜生長(zhǎng)前的濕法 DHF（體積比 1：200 稀釋氫氟酸）清洗。觀察異常形貌的 FIB 和 TEM 照片可見(jiàn)，異?？斩吹撞坑斜嵫趸ぃ栽摦惓？斩闯霈F(xiàn)在 CVD 氧化膜內(nèi)。分析工藝流程，氧化膜空洞異常形成機(jī)理是：若在 DHF 清洗時(shí)出現(xiàn)異常缺陷，比如顆粒、水漬殘留在溝槽底部，那么該異常不會(huì)影響到熱氧化膜的生長(zhǎng)，而 CVD 氧化膜是淀積在表面的，只能覆蓋在異常缺陷的上表面。這樣在熱氧化膜和 CVD 氧化膜就無(wú)法緊密結(jié)合，在后續(xù)工藝濕法刻蝕過(guò)程中，就可能有藥液沿著熱氧化膜和 CVD 氧化膜中間的界面流到溝槽底部，將氧化膜刻蝕掉。CVD 氧化膜的膜質(zhì)比較疏松，在濕法藥液中的刻蝕速率遠(yuǎn)比熱氧化膜快（CVD 氧化膜與熱氧化膜刻的刻蝕速率比約為 4：1），于是就會(huì)形成CVD 氧化膜空洞。氧化膜空洞形成過(guò)程如下圖 9 所示，(a) 圖為正常氧化膜形成過(guò)程，(b) 圖為氧化膜空洞形成過(guò)程。

3 實(shí)驗(yàn)方案

濕法 DHF 工藝分三步：DHF 藥液浸蝕、去離子水（DIW）清洗、干燥。DHF 刻蝕自然氧化層的反應(yīng)化學(xué)方程式如下：

SiO2 + 2HF2- + 2H3O+ ? SiF4+ 4H2O

SiF4 + 2HF ? H2SiF6

生成物可溶于水，通過(guò)去離子水（DIW）清洗去除[1]。自然氧化層刻蝕掉后，晶圓表面呈現(xiàn)斥水性，容易吸附 DIW 中的顆粒。特別是該工藝，晶圓表面布滿溝槽，顆粒比較容易隱藏在溝槽底部。

DIW清洗后，采用噴霧干燥機(jī)（MMD：micro-mist dryer）方法對(duì)晶圓進(jìn)行干燥處理。MMD 是使用 IPA（異丙醇）干燥的一種方法，基本原理與經(jīng)典的馬南根尼（Marangoni）干燥法一樣：利用 IPA 與水的表面張力不同（室溫下，IPA 的表面張力約為 22 mN/m，水的表面張力約為 72 mN/m），靠馬南根尼效應(yīng)產(chǎn)生晶圓表面與 DIW 之間表面張力梯度，使得晶圓表面的水膜被剝離。整個(gè)干燥過(guò)程是：

（1）氮?dú)鈹y帶 IPA 噴射在水槽，DIW 液面均勻覆蓋一層 IPA 膜。

（2）晶圓勻速向上提出水面，同時(shí)氮?dú)鈹y帶 IPA 噴射在晶圓表面。晶圓表面的 IPA 與水表面的 IPA 因濃度不同（含水量不同）從而表面張力不同，如圖 10 ，I 點(diǎn)的表面張力低于 II 點(diǎn)的表面張力。

（3）隨著晶圓的上升，IPA 表面張力梯度將水膜從晶圓表面拉掉，從而達(dá)到干燥晶圓的目的。在干燥過(guò)程中，晶片相對(duì)于液面的上升速度控制非常關(guān)鍵：上升速度太快會(huì)導(dǎo)致晶圓表面 IPA 膜被破壞，表面張力梯度被破壞，造成干燥不良，水漬在晶圓表面殘留；速度太慢又會(huì)影響機(jī)臺(tái)流片速度，不利于生產(chǎn)成本控制[2-4]。

SGT-MOSFET 的溝槽較傳統(tǒng) U-MOSFET 更深，然而兩者溝槽寬度近似，因此 SGT-MOSFET 溝槽的深寬比遠(yuǎn)比傳統(tǒng) U-MOSFET 大。這樣大深寬比的溝槽，更加不易干燥，需要更加慢的晶圓上升速度，保證干燥過(guò)程中 IPA 膜不會(huì)斷裂破壞。分析 DHF 清洗工藝，懷疑 MMD 干燥是晶圓相對(duì)于液面的上升速度偏快，導(dǎo)致有水漬殘留在溝槽底部。通過(guò)實(shí)驗(yàn)，將晶圓上升速度降低到原設(shè)定的 1/4。

針對(duì) DHF 清洗工藝的 MMD 干燥步驟做惡化、改善實(shí)驗(yàn)，實(shí)驗(yàn)條件如表 1。

晶圓在 MMD 干燥后進(jìn)行缺陷檢查，缺陷分布如圖 11。原干燥條件作業(yè)的第 25 枚缺陷較多，惡化實(shí)驗(yàn)第 14、22 枚晶圓明顯缺陷更多，而第 2、23 枚晶圓做改善實(shí)驗(yàn)，缺陷數(shù)量要明顯偏少。受檢查缺陷機(jī)臺(tái)能力影響，檢查到的缺陷都是晶片表面的，溝槽內(nèi)的缺陷檢查不到。但該缺陷圖也能說(shuō)明整體趨勢(shì)。

實(shí)驗(yàn)片 CP 測(cè)試 IDSS 數(shù)據(jù)如圖 12，失效點(diǎn)分布如圖 13。

CP 測(cè)試結(jié)果與缺陷檢查的結(jié)果基本一致：第 2、23 枚晶圓做干燥上提速度減慢條件，IDSS 表現(xiàn)非常好。圖 13 中 02、23 沒(méi)有失效點(diǎn)，且圖 12 所示 IDSS實(shí)測(cè)數(shù)據(jù)都在 1.00 E-008（1×10-8）到 2.00 E-008 A（2×10-8）范圍內(nèi)，均勻性良好；第 14、22 枚晶圓做干燥上提速度加快條件，圖 13 中 14、22 有多個(gè)器件 IDSS 失效，如圖 12 IDSS 實(shí)測(cè)數(shù)據(jù)出現(xiàn) 1.00 E-006 A（1×10-6）的較多失效點(diǎn)；第 25 枚晶圓采用原干燥條件作業(yè)，也出現(xiàn)了 1.00 E-006 A（1×10-6）的失效點(diǎn)，并且 IDSS 分散性增大。這是由于濕法 DHF 工藝的作業(yè)機(jī)臺(tái)是批次作業(yè)，每批次可作業(yè)兩個(gè)載片盒的晶圓，最多可 50 枚晶圓同時(shí)作業(yè)。同批次作業(yè)晶圓越多，晶圓在濕法藥液槽內(nèi)的間距越小，干燥就可能越不充分。本實(shí)驗(yàn)的第 25 枚晶圓原條件作業(yè)是隨批次作業(yè)的，相比改善、惡化條件來(lái)說(shuō)，第 25 枚在槽內(nèi)干燥受到影響的因素更多一些，所以 IDSS 更差。

4 結(jié)語(yǔ)

本實(shí)驗(yàn)數(shù)據(jù)可充分說(shuō)明，濕法 DHF 清洗的干燥上提速度對(duì) SGTMOSFET 器件溝槽內(nèi)缺陷影響巨大，上提速度偏快會(huì)導(dǎo)致晶圓干燥不充分，表面缺陷增多，溝槽內(nèi)很可能有水漬殘留。缺陷的殘留不會(huì)影響薄熱氧化膜生長(zhǎng)，但會(huì)影響 CVD 淀積氧化膜，造成熱氧化膜和 CVD 氧化膜之際接合不夠緊密。后續(xù)刻蝕時(shí)有藥液從 CVD 氧化膜、熱氧化膜之間的界面處滲入，將溝槽底部氧化層刻掉，影響器件的IDSS。通過(guò)改善 DHF 清洗工藝，將干燥上提速度降低至原設(shè)定值的 1/4，可有效減少該工藝的缺陷，降低由此產(chǎn)生的器件 IDSS 失效。

參考文獻(xiàn)

[1] 王明琪.IC制程氮化硅薄膜及氧化硅膜腐蝕工藝和機(jī)理研究[D].復(fù)旦大學(xué)碩士學(xué)位論文，2006.

[2] Manabu Tsujimara. Semiconductor Wet Process Revolution[M].COMEBOOK, 2008: 158-160.

[3] Jurgen Funkhnel. Wafer Drying in Wet Processing: The Challenge of Future[C]. Semiconductor International, 2004.

[4] 肖方. 晶圓清洗工藝中水痕問(wèn)題的研究[D].上海交通大學(xué)碩士學(xué)位論文，2007.

===========================