先寫(xiě)在前面，就是補(bǔ)一點(diǎn)感覺(jué)。在很多半導(dǎo)體芯片的介紹中，我們經(jīng)常可以看到采用了多少納米工藝，久而久之我們就習(xí)慣了。它不僅僅是一個(gè)參數(shù)，也不重要。時(shí)隔多年，我們對(duì)FinFET和FD-SOI工藝的了解不能說(shuō)有多少。那么FinFET到底是什么呢？它的作用是什么？為什么那么多國(guó)際大公司趨之若鶩？

FinFET首先是什么？

鰭型場(chǎng)效應(yīng)晶體管，又稱(chēng)鰭型場(chǎng)效應(yīng)晶體管，是一種新型互補(bǔ)金屬氧化物半導(dǎo)體晶體管。FET的全稱(chēng)是“場(chǎng)效應(yīng)晶體管”，用大家熟悉的“MOS”這個(gè)詞來(lái)解釋。MOS的全稱(chēng)是“金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)”，其結(jié)構(gòu)如圖1所示。左邊的灰色區(qū)域(硅)稱(chēng)為“源極”，右邊的灰色區(qū)域(硅)稱(chēng)為“漏極”。中間凸出一塊金屬(綠色)，叫“門(mén)”，門(mén)下有一層薄薄的氧化物(黃色)。因?yàn)橹虚g從上到下依次是金屬、氧化物、半導(dǎo)體，所以叫“MOS”。

我們來(lái)看看工作原理

FinFET的柵極長(zhǎng)度可以小于25nm，未來(lái)有望進(jìn)一步減小到7nm，約為人發(fā)寬度的1/10000。由于這種導(dǎo)體技術(shù)的突破，未來(lái)的芯片設(shè)計(jì)者有望設(shè)計(jì)出指甲般大的超級(jí)計(jì)算機(jī)。

FinFET源自傳統(tǒng)標(biāo)準(zhǔn)晶體管的創(chuàng)新設(shè)計(jì)-場(chǎng)效應(yīng)晶體管。在傳統(tǒng)的晶體管結(jié)構(gòu)中，控制電流通過(guò)的柵極只能控制柵極一側(cè)電路的導(dǎo)通和關(guān)斷，屬于平面架構(gòu)。在FinFET架構(gòu)中，柵極是類(lèi)似于鰭的叉形3D架構(gòu)，可以控制電路兩側(cè)電路的通斷。這種設(shè)計(jì)可以大大改善電路控制，降低漏電流，也可以大大縮短晶體管的柵極長(zhǎng)度。

補(bǔ)充MOSFET的工作原理

MOSFET的工作原理很簡(jiǎn)單。電子從左側(cè)源極流入，通過(guò)柵極下方的電子通道，從右側(cè)漏極流出。中間的門(mén)可以決定是否讓電子從下面通過(guò)，有點(diǎn)像水龍頭的開(kāi)關(guān)，所以叫“門(mén)”；電子從源頭，也就是電子的源頭流入，所以叫“源頭”；電子從漏極流出?？础墩f(shuō)文解字》里的引子:引流是為了把水引到井里，也就是從這里把電子取出來(lái)，所以叫“引流”。

所有大型晶圓代工廠都宣稱(chēng)FinFET技術(shù)是他們最先進(jìn)的技術(shù)。英特爾在22納米節(jié)點(diǎn)上使用這種晶體管1，TSMC在16納米工藝上使用這種晶體管2，三星和全球晶圓廠在14納米工藝上使用這種晶體管。

與所有其他新技術(shù)一樣，F(xiàn)inFET工藝涉及到學(xué)習(xí)如何將其用于設(shè)計(jì)的成本。由于鰭式場(chǎng)效應(yīng)晶體管是完全不同的晶體管，問(wèn)題變成了這種變化是漸進(jìn)的(典型的學(xué)習(xí)成本)還是革命性的(顯著的學(xué)習(xí)成本)。

FinFET的新領(lǐng)域

自發(fā)明以來(lái)，MOSFET結(jié)構(gòu)已經(jīng)使用了40多年。當(dāng)柵極長(zhǎng)度減小到20納米以下時(shí)，會(huì)遇到許多問(wèn)題。最麻煩的是，柵極長(zhǎng)度越短，源極和漏極的距離越近，柵極下的氧化物越薄，電子可能會(huì)潛過(guò)去，造成“漏電”。另一個(gè)更麻煩的問(wèn)題是，電子能否從源極流向漏極是由柵極電壓控制的，但柵極長(zhǎng)度越小，柵極與溝道的接觸面積越小，即柵極對(duì)溝道的影響越小。如何才能維持閘門(mén)對(duì)通道的影響？

于是，加州大學(xué)柏克萊分校的、Tsu-Jae King-Liu、Jeffrey Bokor等三位教授發(fā)明了Fin場(chǎng)效應(yīng)晶體管(FinFET)，將原來(lái)具有結(jié)構(gòu)的MOSFET變成了3D的FinFET。如圖2所示，它被稱(chēng)為“鰭”，因?yàn)樗慕Y(jié)構(gòu)非常類(lèi)似于鰭。

從圖中可以看出，將原來(lái)的源漏拉成三維板狀結(jié)構(gòu)，使源漏之間的溝道變成板狀，柵極與溝道的接觸面積變大(圖2中黃色氧化物與下部的接觸面積明顯大于圖1中紅色虛線(xiàn)面積)， 從而即使柵極長(zhǎng)度減小到小于20納米，仍保留大的接觸面積，這可以控制電子是否可以從源極流向漏極，從而可以更好地控制電流。 同時(shí)，

另外，從仿真或IP設(shè)計(jì)人員的角度來(lái)看，以上設(shè)計(jì)方法(fin由晶圓代工廠實(shí)現(xiàn))并不是首選模型。這些設(shè)計(jì)師希望獲得更多的自由度，以減少泄漏，匹配驅(qū)動(dòng)能力，提高頻率響應(yīng)，并推動(dòng)電氣和幾何限制，而這些是固定鰭所不能實(shí)現(xiàn)的。這種設(shè)計(jì)根據(jù)其性質(zhì)是定制的，很多設(shè)計(jì)師無(wú)法控制鰭的數(shù)量或大小是非常不舒服的。

對(duì)于從28nm或以上跳到FinFET工藝的定制、模擬或IP設(shè)計(jì)人員來(lái)說(shuō)，這種設(shè)計(jì)是革命性的，但不一定是字面上的“新改進(jìn)”。雖然有工具創(chuàng)新來(lái)緩解這種轉(zhuǎn)變，但設(shè)計(jì)方法可能比其習(xí)慣的設(shè)計(jì)方法更嚴(yán)格。利用傳統(tǒng)的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管技術(shù)，這些設(shè)計(jì)師設(shè)計(jì)定制的晶體管，包括定制它們的尺寸和方向。對(duì)于FinFET，設(shè)計(jì)者將使用更少的變量實(shí)現(xiàn)所需的電氣響應(yīng)。有人懷疑先進(jìn)的模擬設(shè)計(jì)能否通過(guò)FinFET工藝完成，很多人都討論過(guò)這個(gè)問(wèn)題。答案是肯定的，但是設(shè)計(jì)方法需要大大改變，可能需要更多的實(shí)驗(yàn)。

具有大功率因數(shù)的鰭式場(chǎng)效應(yīng)晶體管和FD-SOI工藝

在我們大多數(shù)人的“非黑即白”或“非此即彼”的概念中，半導(dǎo)體廠商要么選擇FinFET，要么選擇FD-SOI工藝技術(shù)；然而，由于TSMC、全球晶圓代工廠(GlobalFoundrie)或三星(Samsung)等晶圓代工廠必須同時(shí)提供上述兩種處理能力來(lái)服務(wù)客戶(hù)，越來(lái)越多的半導(dǎo)體制造商也在考慮提供兩全其美的解決方案。

FD- SOI工藝需要傳感器集成，28 nm節(jié)點(diǎn)具備所需的射頻和模擬功能，可以讓很多可穿戴設(shè)備在連接性和低功耗之間達(dá)到誘人的平衡。每個(gè)節(jié)點(diǎn)在40 nm節(jié)點(diǎn)和28 nm節(jié)點(diǎn)都是FD-SOI，而FinFET則是14~16 nm節(jié)點(diǎn)等更高級(jí)的節(jié)點(diǎn)。在工藝小型化和成本優(yōu)化方面，我們將看到如何有效利用FD-SOI和FinFET。"

該圖顯示了如何更好地隔離SOI上的鰭式場(chǎng)效應(yīng)晶體管，以及無(wú)限溝道如何簡(jiǎn)化工藝步驟

意法半導(dǎo)體選擇了FD-SOI而不是FinFET。在前者中，在晶體管(BOX)下面放置一個(gè)薄絕緣體，使得未摻雜的溝道完全空耗盡，并且漏電流最小化。然而，F(xiàn)D-SOI的另一個(gè)經(jīng)常被忽略的優(yōu)點(diǎn)是能夠極化BOX以下的襯底，即“正向襯底偏置”。正向襯底偏置在優(yōu)化功耗和性能之間的權(quán)衡方面非常有效，并且通過(guò)在操作期間改變偏置電壓，設(shè)計(jì)工程師可以使他們的晶體管在不使用時(shí)實(shí)現(xiàn)超低功耗，并且在速度正常的關(guān)鍵時(shí)刻實(shí)現(xiàn)超高性能。

設(shè)計(jì)師專(zhuān)注于寫(xiě)什么

對(duì)于大多數(shù)晶圓代工廠，16納米和14納米BEOL結(jié)構(gòu)與20納米節(jié)點(diǎn)相同。20nm采用雙曝光(DP)4，對(duì)設(shè)計(jì)制造界影響很大。DP促進(jìn)設(shè)計(jì)過(guò)程的改變，是EDA工具在設(shè)計(jì)、驗(yàn)證、寄生參數(shù)提取和分析方面的催化劑。

DP的挑戰(zhàn)最近發(fā)生了。三次曝光或多次曝光已經(jīng)到來(lái)，但在現(xiàn)有的FinFET工藝中沒(méi)有使用。由于BEOL和20納米一樣，設(shè)計(jì)師需要學(xué)習(xí)和理解之前工藝的幾何變化。

當(dāng)您第一次看到這些設(shè)備時(shí)，大多數(shù)設(shè)計(jì)師會(huì)問(wèn)以下問(wèn)題:

1.怎么設(shè)計(jì)？

2.一個(gè)設(shè)備應(yīng)該包含多少個(gè)鰭？

3.翅片尺寸/間距應(yīng)該是多少？

4.如何獲得所需的信息，以了解幾何形狀和電氣性能之間的折衷？

通常，設(shè)計(jì)人員，尤其是數(shù)字設(shè)計(jì)人員在權(quán)衡晶體管結(jié)構(gòu)和電氣性能時(shí)，會(huì)考慮寬度、長(zhǎng)度和面積作為參數(shù)。FinFET設(shè)計(jì)的本質(zhì)可以極大地改變這一切。幸運(yùn)的是，大多數(shù)晶圓代工廠已經(jīng)考慮到這一點(diǎn)，并開(kāi)發(fā)了一種與20納米及以上的FinFET工藝相同的設(shè)計(jì)方法。

掌握FinFET技術(shù)意味著掌握市場(chǎng)

商業(yè)化的FinFET是從英特爾公司引進(jìn)的，用于其22納米節(jié)點(diǎn)的過(guò)程中。英特爾酷睿i7-3770之后的22納米處理器都采用了FinFET技術(shù)。由于鰭片場(chǎng)效應(yīng)管具有低功耗和小面積的優(yōu)勢(shì)，TSMC和其他主要半導(dǎo)體晶圓廠也推出了自己的鰭片場(chǎng)效應(yīng)管晶體管，為未來(lái)的移動(dòng)處理器提供更快、更節(jié)能的處理器。

簡(jiǎn)而言之，finfet是將柵極長(zhǎng)度減小到20 nm以下的關(guān)鍵。有了工藝流程和專(zhuān)利，才能保證未來(lái)在半導(dǎo)體市場(chǎng)的競(jìng)爭(zhēng)力，這也是很多國(guó)際廠商翹首以待的主要原因。