首先要介紹的是，本次設(shè)計(jì)的主芯片是ALTERA的一款芯片，芯片名是EP2C5T144C8N。有4608個(gè)LE單元，2個(gè)PLL鎖相環(huán)，142個(gè)IO引腳，55個(gè)差分通道，26個(gè)嵌入式乘法器。RAM存儲(chǔ)容量為119808位。FPGA芯片的功耗也比較低。
對(duì)于信號(hào)發(fā)生器的設(shè)計(jì)，無論芯片的類型如何，只要設(shè)計(jì)的邏輯單元足夠，內(nèi)存也足夠。好了，不多說了。我們直接開始FPGA信號(hào)發(fā)生器的設(shè)計(jì)吧。
當(dāng)時(shí)我用的是Quartus-II版本13.0作為開發(fā)環(huán)境，設(shè)計(jì)的通訊方式是最常見的SPI通訊方式，比較簡單。當(dāng)時(shí)我花了一天時(shí)間調(diào)整這次交流的時(shí)機(jī)，唉！我覺得我還是挺傻的。
正上方:
接下來是福利時(shí)間。邊肖整理了一批FPGA學(xué)習(xí)資料，包括視頻教程、電子書、案例、代碼等。是一套極有價(jià)值的學(xué)習(xí)參考資料，方便學(xué)生、電子愛好者和各個(gè)階段的電子工程師選擇學(xué)習(xí)。
這些信息包括:
一些材料的詳細(xì)信息:
現(xiàn)在打開發(fā)燒友的VIP會(huì)員就可以得到以上信息
1.每月在DIA的VIP會(huì)員，39元就可以收到上面的“FPGA電子書數(shù)據(jù)匯總”；《王金明Verilog HDL編程教程135案例》兩個(gè)數(shù)據(jù)包。
2.DIA的季度VIP會(huì)員，99元可以收到以上1~5本電子書，王金明Verilog HDL程序設(shè)計(jì)教程135箱，華為FPGA設(shè)計(jì)全套。
3.199元DIA VIP會(huì)員可以收到以上全部11個(gè)數(shù)據(jù)包。
購買以上VIP會(huì)員后，將截圖發(fā)給發(fā)燒友助手。經(jīng)過驗(yàn)證，我們將為您提供有價(jià)值的重要信息。
點(diǎn)擊閱讀原文打開VIP
1.《信號(hào)源設(shè)計(jì) 只要操作得當(dāng)，F(xiàn)PGA也能設(shè)計(jì)信號(hào)發(fā)生器，趕緊圍觀！》援引自互聯(lián)網(wǎng)，旨在傳遞更多網(wǎng)絡(luò)信息知識(shí)，僅代表作者本人觀點(diǎn)，與本網(wǎng)站無關(guān)，侵刪請聯(lián)系頁腳下方聯(lián)系方式。
2.《信號(hào)源設(shè)計(jì) 只要操作得當(dāng)，F(xiàn)PGA也能設(shè)計(jì)信號(hào)發(fā)生器，趕緊圍觀！》僅供讀者參考，本網(wǎng)站未對(duì)該內(nèi)容進(jìn)行證實(shí)，對(duì)其原創(chuàng)性、真實(shí)性、完整性、及時(shí)性不作任何保證。
3.文章轉(zhuǎn)載時(shí)請保留本站內(nèi)容來源地址，http://f99ss.com/guoji/1619911.html
