為什么要測試芯片？

芯片測試是一個大問題，直接貫穿于芯片設(shè)計和量產(chǎn)的全過程。

首先，芯片故障可能如下:

功能失效通常是由設(shè)計引起的，通常在設(shè)計階段之前通過仿真驗證功能來保證，因此設(shè)計一個芯片通常需要80%左右的時間。

性能失效，部分性能指標(biāo)要求失效，比如2G cpu只能運(yùn)行到1.5G，數(shù)模轉(zhuǎn)換器在要求的轉(zhuǎn)換速度和帶寬下有12位有效位數(shù)enob，但只有10位，lna的噪聲系數(shù)指標(biāo)不符合標(biāo)準(zhǔn)等。這種問題通常是兩個問題造成的，一個是前期設(shè)計系統(tǒng)時余量不夠，另一個是物理實現(xiàn)布局太差。這類問題通常是通過后模擬來驗證的。

生產(chǎn)導(dǎo)致的失敗。這個問題的原因是提單晶硅的生產(chǎn)。學(xué)過半導(dǎo)體物理的都知道單晶硅是規(guī)則的面心立方結(jié)構(gòu)，有好幾個晶向。通常我們是按照111晶向生長單晶硅的。但是由于溫度、提拉速度、量子力學(xué)的隨機(jī)性等各種外界因素，在生長過程中會發(fā)生位錯，稱為缺陷。

產(chǎn)生缺陷的另一個原因是離子注入導(dǎo)致的不規(guī)則結(jié)構(gòu)，即使退火后也無法糾正。半導(dǎo)體中存在的這些問題會導(dǎo)致器件失效，進(jìn)而影響整個芯片。因此，為了在生產(chǎn)后找出失效或半失效的芯片，在設(shè)計過程中將增加特殊的測試電路，如模擬的testmux、掃描鏈、mbist和boundry scan，以確保交付給客戶的所有芯片都是正常的。而那些無效或半無效的產(chǎn)品，要么被丟棄，要么被閹割，作為低端產(chǎn)品出售。

如果這些芯片檢測不到，就必須進(jìn)行測試。

芯片測試在哪個階段進(jìn)行？

現(xiàn)在芯片面積越來越大，測試難度也相當(dāng)大。所以，如何測試其實是一門很深的學(xué)問。因為信號太多，不可能把每一個信號都引出去測試，所以設(shè)計的時候一定要做可測性實踐，也就是DFT。

簡而言之，離散傅立葉變換是通過某種方法對內(nèi)部信號的間接觀察。然后，用特定的測試儀器進(jìn)行測試——這個儀器不是簡單的示波器，它需要能夠產(chǎn)生各種測試波形并檢測輸出，所以一套平臺大概就要幾百萬。而且這些DFT適用于小芯片，CPU等大芯片也使用內(nèi)置自測，讓芯片上電后可以進(jìn)行測試，大大降低了測試人員的工作量。

DFT測試通過后，就是正式的芯片測試了。

測試對象一般分為三個階段:WAT、CP、FT。簡單來說，因為封裝也是有成本的，為了盡可能的節(jié)約成本，可能會在芯片封裝之前進(jìn)行一些測試，排除一些破損的芯片。為了保證制造出來的芯片都是ok的，最后的測試，也就是FT測試，是最后的攔截和必要的環(huán)節(jié)。

WAT:晶圓驗收測試，是晶圓出廠前對testkey的測試。對于通過標(biāo)準(zhǔn)工藝制造的晶片，一些稱為testkey的特殊圖案被預(yù)先放置在芯片之間的劃線道上。這和芯片本身的功能無關(guān)。其功能是通過Fab檢測過程中是否有波動。因為代工廠只對自己的工作負(fù)責(zé)是正確的，芯片本身表現(xiàn)如何是設(shè)計公司的事。只要晶圓的WAT測試符合規(guī)范，晶圓廠基本沒有責(zé)任。如果有故障，說明制造過程有問題。

WAT的測試結(jié)果通常表示如下:

CP:電路探針，是封裝前的晶圓級芯片測試。這是關(guān)于測試芯片的基本功能。不同項目的失敗會用不同的顏色來表達(dá)。失敗的項目反映了芯片設(shè)計的問題。

通過這兩項后，晶圓將被切割。切割的碎片將根據(jù)之前的結(jié)果進(jìn)行分類。只有好的芯片才會送到包裝廠包裝。封裝地點(diǎn)一般在晶圓廠附近，因為未封裝的芯片無法長距離運(yùn)輸。封裝類型視客戶需求而定，有的需要球形BGA，有的需要引腳。總之這一步簡單，故障少。由于封裝的成功率遠(yuǎn)大于芯片的良率，所以封裝后就不做測試了。

FT:最終測試，封裝完成后的測試，也是最接近實際使用情況的測試，會比CP檢測到更多的項目，這里也區(qū)分了處理器的不同頻率。這里的故障反映了封裝過程中的問題，比如芯片布線不好導(dǎo)致的短路。

FT是工廠的重點(diǎn)，需要大量的機(jī)械和自動化設(shè)備。其目的是對芯片進(jìn)行嚴(yán)格分類。以英特爾處理器為例，這些現(xiàn)象可能會出現(xiàn)在最終測試中:

雖然通過了WAT，但是芯片還是壞了。

包裝損壞。

芯片部分損壞。比如CPU兩個內(nèi)核損壞，或者GPU損壞，或者顯示接口損壞。

芯片不錯，沒有毛病。

這個時候，工程師需要和市場部一起決定如何對這些芯片進(jìn)行分類。比如GPU壞了，可以認(rèn)為是沒有顯示內(nèi)核的“賽揚(yáng)”系列處理器。如果CPU壞了兩個，可以作為Core i3系列處理器使用。如果芯片工作正常，但工作頻率不高，可以作為“酷睿i5”系列處理器使用。完全沒有問題。你可以做酷睿i7處理器。

那么我應(yīng)該如何處理這里的最終測試呢？

以處理器為例，最終測試可以分為兩個步驟:

自動測試設(shè)備

系統(tǒng)級測試

2是必須的，1不能被小公司使用。

ATE通常需要幾秒鐘來測試，而SLT需要幾個小時。自動測試設(shè)備的存在大大減少了芯片測試時間。

ATE負(fù)責(zé)很多項目，兩者有很強(qiáng)的邏輯關(guān)系。測試必須按順序進(jìn)行。對于前排的測試結(jié)果，后排的測試項目可以跳過。這些項目的內(nèi)容屬于公司機(jī)密，如電源檢測、引腳DC檢測、測試邏輯檢測、預(yù)燒、物理連接PHY檢測、IP內(nèi)部檢測。)，IP IO檢測，以及輔助功能檢測.

這些測試項目會給出通過/失敗，根據(jù)這些通過/失敗來分析芯片的體質(zhì)是測試工程師的工作。

SLT在邏輯上更簡單。將芯片安裝在主板上，配置內(nèi)存和外設(shè)，啟動一個操作系統(tǒng)，然后用軟件烘焙機(jī)測試，記錄結(jié)果并進(jìn)行比較。另外，BIOS相關(guān)項目也要檢測。

圖為測試車間布局

所有這些任務(wù)都需要芯片設(shè)計工程師在芯片推出之前進(jìn)行設(shè)計。專用電路負(fù)責(zé)芯片內(nèi)的測試工作，DFT工程師負(fù)責(zé)這部分電路的構(gòu)建。流式傳輸后，DFT工程師還會生成支持輸入向量，通常有幾萬個。這些向量能否正常檢測芯片的功能，需要產(chǎn)品開發(fā)工程師來保證。此外，需要測試工程師、產(chǎn)品工程師和助手來確保每天可以生產(chǎn)數(shù)萬個芯片，而不會因為測試邏輯錯誤而延遲。

考慮到測試版本每次迭代都是幾十萬行代碼，保證代碼不會出錯。涉及數(shù)百人的測試工程師需要協(xié)同工作，不算流水線技術(shù)人員，所以測試費(fèi)時費(fèi)力。其實很多大公司的芯片測試成本都接近研發(fā)成本。

WAT和FT的比較

WAT需要標(biāo)記測試失敗的管芯，只需要封裝測試通過的管芯。

FT是測試已經(jīng)封裝好的芯片（chip），不合格品檢出。WAT和FT很多項目是重復(fù)的，F(xiàn)T多一些功能性測試。

WAT要求探針接觸測試墊。測試項目一般包括:

開路和短路測試

漏電流測試

數(shù)字引腳測試

通信測試功能測試

所以，如果有什么大問題，在設(shè)計階段就解決了。如果生產(chǎn)過程中出現(xiàn)大問題，從晶圓測試開始就一層一層篩選出來。所以剩下的籌碼都是極品中的極品。乍一看都是完美的產(chǎn)品。

然后，產(chǎn)量主要通過探針測試來檢查，具體來說，通過給專業(yè)探針通電來進(jìn)行DFT掃描鏈測試。這些掃描鏈?zhǔn)窃谠O(shè)計之初就布置好的。測試儀根據(jù)設(shè)計配置，簡單讀取電信號，然后從外部判斷芯片強(qiáng)度是否低劣。

其實好的、成熟的產(chǎn)品在這一步產(chǎn)量已經(jīng)很高了，所以更多的時候，隨便檢查一下，看看這一批有沒有大亂就夠了。

具體的芯片測試項目流程如下

從客戶那里收到芯片數(shù)據(jù)后，通常是正在開發(fā)的芯片，數(shù)據(jù)是嚴(yán)格保密的。有時候芯片還在設(shè)計階段，就開始聯(lián)系合作測試公司準(zhǔn)備測試項目，縮短整個開發(fā)周期；

根據(jù)芯片數(shù)據(jù)設(shè)計的測試計劃，在這個過程中往往會出現(xiàn)模棱兩可的芯片功能或邏輯，需要與設(shè)計工程師溝通反復(fù)審核。

硬件接口板是根據(jù)測試方案設(shè)計的。

根據(jù)測試計劃，開發(fā)了軟件程序。如果項目龐大，會分成幾個模塊，由幾個工程師完成。3和4通常是同步的。

在步驟3和4準(zhǔn)備好之后，開始在測試機(jī)上調(diào)試，通常是在測試公司的演示室。Bin1發(fā)布后，到工廠開始生產(chǎn)線調(diào)試。

以上步驟偶爾會出現(xiàn)錯誤，需要不斷調(diào)整，回到出現(xiàn)錯誤的地方進(jìn)行糾正。我經(jīng)歷過最嚴(yán)重的錯誤就是發(fā)現(xiàn)芯片設(shè)計有問題，項目被重新發(fā)明。

最終版本

最后幾張測試照片給你一個感性認(rèn)識

以上是WAP測試

以上是CP測試

以上是FT測試

當(dāng)然，R&D進(jìn)程更加復(fù)雜，因此我們不會在這里逐一開始。

最后，測試是非常辛苦的，芯片可測性設(shè)計和測試方法論是非常重要和深刻的課題。歡迎大家留言討論。