芯片簡介:
74HC595集成芯片是允許串行輸入、并行輸出的移動寄存器,內(nèi)部包含8個移動寄存器和相應(yīng)的8個存儲寄存器(輸出端口支持三態(tài)輸出),通過串行輸出可以控制下一層芯片。
74HC595N芯片實物圖
數(shù)據(jù)端引腳
74HC595引腳圖&邏輯符號
- Q0~Q7:8位并行輸出引腳
- Q7S:級聯(lián)用串行輸出引腳
- DS:數(shù)據(jù)串行輸入引腳
在進行芯片級聯(lián)時,DS引腳接上一級芯片的Q7S引腳
控制端引腳
- MR:移位寄存器復(fù)位端
- SHCP:移位寄存器時鐘輸入引腳
- STCP:存儲寄存器時鐘輸入引腳
- OE:輸出端使能引腳
MR:低電平時,移位寄存器數(shù)據(jù)清零;
SHCP:上升沿時,移位寄存器數(shù)據(jù)移位,下降沿時,數(shù)據(jù)不變;
STCP:上升沿時,移位寄存器數(shù)據(jù)進入存儲寄存器,下降沿時,數(shù)據(jù)不變;
OE:低電平使能,高電平時,Q1~Q7禁止輸出(呈高阻態(tài))。亦即,控制該引腳可輕松實現(xiàn)Q1~Q7引腳的0/1信號交替輸出。
工作原理
74HC595內(nèi)部邏輯圖
上圖中FF0~FF7:8個移位寄存器,其正下方對應(yīng)的為8個存儲寄存器
如上圖所示,移位寄存器的數(shù)據(jù)由D引腳輸入、Q引腳輸出,每次移位脈沖引腳(SHCP)提供一個時鐘脈沖,D引腳的數(shù)據(jù)就會輸出并保存到Q引腳上。由圖可見,移位脈沖引腳(SHCP)是與8個移位寄存器直接相連的,故每給一個移位脈沖信號,全部8個移位寄存器均會執(zhí)行相同操作:數(shù)據(jù)由D引腳向Q引腳移一位。值得注意的是,移位寄存器的數(shù)據(jù)來源為數(shù)據(jù)串行輸入引腳(DS),故在每次給移位脈沖信號之前,我們需要準備好該引腳的值。特別地,依次給出8個移位脈沖信號后,可將1字節(jié)數(shù)據(jù)完整移入8個移位寄存器中,且該字節(jié)的8個bit位將會依次分布在8個移位寄存器的Q引腳上,實現(xiàn)對1字節(jié)數(shù)據(jù)的輸入操作。
該芯片的8個存儲寄存器均為鎖存寄存器,每給一個鎖存脈沖信號,8個存儲寄存器的Q引腳就會向外并行輸出數(shù)據(jù)并鎖存D引腳上的數(shù)據(jù)。特別地,當移位寄存器完成1字節(jié)數(shù)據(jù)的輸入操作后,此時給一個鎖存脈沖信號,可實現(xiàn)將該字節(jié)數(shù)據(jù)在Q0~Q7引腳上的并行輸出操作。
使用方法小結(jié):
- 將要準備輸入的位數(shù)據(jù)移入芯片的數(shù)據(jù)輸入引腳DS;
- 在移位脈沖信號下,DS引腳上的位數(shù)據(jù)將被逐位移入移位寄存器中;
- 在鎖存脈沖信號下,將已移入移位寄存器中數(shù)據(jù)送入存儲寄存器中,實現(xiàn)并行輸出;
值得注意的是,移位脈沖(移入數(shù)據(jù))與鎖存脈沖(輸出數(shù)據(jù))是兩個相互獨立的過程,實際應(yīng)用時互不干擾,即可在輸出數(shù)據(jù)的同時移入數(shù)據(jù)。
1.《【ds為什么寄存器】通俗易懂的74HC595集成芯片講解》援引自互聯(lián)網(wǎng),旨在傳遞更多網(wǎng)絡(luò)信息知識,僅代表作者本人觀點,與本網(wǎng)站無關(guān),侵刪請聯(lián)系頁腳下方聯(lián)系方式。
2.《【ds為什么寄存器】通俗易懂的74HC595集成芯片講解》僅供讀者參考,本網(wǎng)站未對該內(nèi)容進行證實,對其原創(chuàng)性、真實性、完整性、及時性不作任何保證。
3.文章轉(zhuǎn)載時請保留本站內(nèi)容來源地址,http://f99ss.com/auto/3181150.html